Physical implementation of a RISC-V processor

Loading...
Thumbnail Image
Journal Title
Journal ISSN
Volume Title
Sähkötekniikan korkeakoulu | Master's thesis
Date
2023-03-20
Department
Major/Subject
Micro- and Nanoelectronic Circuit Design
Mcode
ELEC3036
Degree programme
Master’s Programme in Electronics and Nanotechnology (TS2013)
Language
en
Pages
60+2
Series
Abstract
The open-source instruction set architecture RISC-V has gained attention after its initial launch. This ISA offers a reduced and extensible set of instructions without compromising on any of the features of typical a processor. In 2020 Aalto University started a RISC-V processor project to begin processor research in Aalto University and to be used as the CPU in other projects. During this project, the processor called “A-core” has been developed into a capable core which can drive various peripherals and run Assembly- or C-programs. The objective of this thesis was to design a complete physical implementation for A-core by developing a RISC-V based and automated development platform. By developing the physical implementation, can the processor be verified and validated under the real life physical constraints. Additionally, the physical implementation allows for broader development of software, the usage of the processor as part of teaching and driving other chips. The RISC-V based and automated development environment developed during this work offers the tools to design and research the physical implementation. The environment also provides the tools for verification and validation so that the implementation can be manufactured with minimal deficits. As a result, the produced physical implementation of A-core included all the features added during the design process, such as accelerators, pipelining and minor structural changes, and the design was verified with use of the automated development environment tools. This design was eventually sent out to be manufactured. After arriving from the manufacturer, the design must be validated with measurements, after which it can be stated to be fully functional and can be utilized in future work at Aalto University.

Avoin käskykanta-arkkitehtuuri RISC-V on saavuttanut laajan suosion niin teollisuus- kuin tutkimusmaailmassakin sen tarjoaman vapaan, laajennettavan sekä tehokkaan käskykanta rakenteen ansiosta. Vuonna 2020 Aalto-yliopisto aloitti oman RISC-V:hen pohjautuvan prosessorin kehitys projektinsa, jonka tarkoituksena on tuottaa avoin RISC-V prosessori toteutus sekä tarvittavat suunnittelutyökalut. Projektin aikana Aallon A-core prosessori on kehittynyt kykenemään ohjaamaan erilaisia oheislaiteita joko Assembly tai C-ohjelmien mukaisesti. Tämän opinnäytetyön tarkoituksena on ollut kehittää kyseisen prosessorin fyysinen toteutus luomalla RISC-V pohjaisille prosessoreille tarkoitettu automatisoitu kehitysympäristö. Luomalla prosessorille fyysinen toteutus, voidaan se varmentaa toimivaksi myös käytännössä fyysisten rajoitteiden sisällä. Lisäksi fyysinen toteutus mahdollistaa prosessorin ohjelmiston laajemman kehittämisen, opetuskäytön sekä käytännön kokeilut muiden laitteiden kanssa. Työn aikana kehitetyn RISC-V pohjaisen automatisoidun kehitysympäristön tarkoituksena on tarjota työkalut prosessorin kehitykseen sekä erilaiseen tutkimustyöhön. Kehitysympäristöön sisällytetään lisäksi työkaluja prosessoritotutuksen oikeanlaisen toiminnan varmistamiseen, jotta valmis toteutus voidaan valmistuttaa mahdollisimman vähäisin valmistusvirhein. Työn lopputuloksena toteutettu A-core prosessorin fyysinen toteutus sisälsi kaikki uudet ominaisuudet, kuten kiihdyttimet, liukuhihnarakenteen sekä joukon muita pienempiä muutoksia ja se varmennettiin simulaatioin toimivaksi hyödyntämällä kehitettyä automatisoitua kehitysympäristöä. Tämä lopputulos lopulta lähetettiin valmistajalle tuotantoon. Kun valmis siru on saatavilla, on sen oikeellisuus varmistettava mittauksin, jonka jälkeen prosessori voidaan todeta täysin toimivaksi ja voidaan sitä käyttää osana Aalto Yliopiston tutkimusta.
Description
Supervisor
Ryynänen, Jyssi
Thesis advisor
Kosunen, Marko
Keywords
RISC-V, physical, implementation, ASIC, Chisel, processor
Other note
Citation