Integrated RF power amplifiers for multilevel outphasing transmitters

Abstract

Multilevel outphasing is a transmitter architecture which uses phase difference between two signals for amplitude modulation with discrete amplitude levels for maximum efficiency at power back-off, allowing the use of highly efficient but nonlinear power amplifiers (PA). In this master's thesis, a multilevel outphasing CMOS PA was designed. Different transmitter architectures and PA classes are reviewed and the effects of power combining are analyzed in order to provide background and find out the requirements for the design. After this, the PA design is described and its challenges are discussed, and simulation results are presented.

Because an isolating power combiner would degrade efficiency, it is important to consider the varying impedance seen at PA output caused by a non-isolating combiner, in addition to high efficiency and relatively high power with limited voltages. For these reasons, Class D was found to be the most suitable PA class for this application. In the design, a cascoded output stage with 3.6 V supply voltage was used, and a new type of on/off logic was developed for multilevel operation.

The PA was simulated with an ideal power combiner at 2 GHz frequency, and in these simulations it achieved a peak output power of 33.6 dBm and a peak efficiency of 40.1%, both of which are higher than in previously reported Class D outphasing PAs implemented in CMOS. A comparison between conventional outphasing and multilevel outphasing was made using LTE signals with a 20 MHz bandwidth. The simulated average efficiency with multilevel outphasing (15.7%) was significantly higher than with conventional outphasing (6.8%).

Monitasoinen poisvaiheistus (engl. multilevel outphasing) on lähetinratkaisu, jossa amplitudimodulaatio toteutetaan kahden signaalin vaihe-erolla sekä tietyllä määrällä amplituditasoja. Se mahdollistaa hyötysuhteeltaan korkeiden mutta epälineaaristen tehovahvistimien käyttämisen siten, että hyötysuhde on maksimoitu myös matalilla tehotasoilla. Tässä diplomityössä suunniteltiin monitasoinen poisvaiheistustehovahvistin CMOS-teknologialla. Työssä käydään läpi erilaisia lähetinarkkitehtuureja ja tehovahvistinluokkia sekä analysoidaan tehonyhdistimien vaikutusta, millä selvitetään vaatimukset vahvistimelle. Tämän jälkeen kuvataan tehovahvistimen suunnittelu ja tarkastellaan siihen liittyviä haasteita, sekä esitetään simulaatiotuloksia.

Koska eristävä tehonyhdistin heikentäisi hyötysuhdetta, on tärkeää ottaa huomioon ei-eristävästä tehonyhdistimestä aiheutuva tehovahvistimen lähdössä näkyvän impedanssin vaihtelu. Lisäksi on toivottavaa, että vahvistimella on korkea hyötysuhde ja se tuottaa suhteellisen korkean tehon pienilläkin jännitteillä. Näistä syistä D-luokka todettiin tähän käyttötarkoitukseen sopivimmaksi tehovahvistinluokaksi. Tässä työssä suunnitellun tehovahvistimen lähtöaste toimii 3.6 V käyttöjännitteellä, ja monitasoisen toiminnan mahdollistamiseksi toteutettiin uudenlainen ratkaisu, jolla vahvistin kytketään päälle ja pois.

Tehovahvistinta simuloitiin ideaalisen tehonyhdistäjän kanssa 2 GHz taajuudella, ja näissä simulaatioissa se tuotti 33.6 dBm huipputehon 40.1 % hyötysuhteella. Sekä teho että hyötysuhde ovat korkeampia kuin aiemmin esitetyissä CMOS-teknologialla toteutetuissa D-luokan poisvaiheistustehovahvistimissa. Perinteistä ja monitasoista poisvaiheistusta verrattiin simulaatioissa 20 MHz kaistanleveyden LTE-signaaleilla, ja monitasoisuudella saavutettiin huomattavasti korkeampi keskimääräinen hyötysuhde (15.7 %) kuin perinteisellä poisvaiheistuksella (6.8 %).