Integroitu aika-digitaalimuunnin 65 nm:n CMOS-teknologialla
No Thumbnail Available
URL
Journal Title
Journal ISSN
Volume Title
Helsinki University of Technology |
Diplomityö
Checking the digitized thesis and permission for publishing
Instructions for the author
Instructions for the author
Authors
Date
2007
Department
Major/Subject
Piiritekniikka
Mcode
S-87
Degree programme
Language
fi
Pages
x + 58
Series
Abstract
Tämän työn tarkoituksena oli toteuttaa aika-digitaalimuunnin täysin digitaaliseen vaihelukittuun silmukkaan (ADPLL). Lisäksi työssä haluttiin tehdä katsaus aika-digitaalimuuntimissa käytettyihin osiin ja tekniikoihin, sekä vertailla nykymuuntimien parhaimmistoa toteutettuun muuntimeen. Työn aikana toteutettuun muuntimeen keksittiin parannus, ja uuden muuntimen toteutusta ja ominaisuuksia analysoitiin. Uutta muunninta ei kuitenkaan toteutettu. Keskeiseksi osaksi työtä nousi myös eri virhelähteiden vaikutusten tarkastelu muuntimen tarkkuuteen. Tarkkuutta huonontavat muuntimessa kvantisointivirheen lisäksi eri signaalien vaihekohinat, kiikkujen metastabiilisuus ja prosessivariaatioiden aiheuttamat vaikutukset, kuten integraalinen epälineaarisuus. Tavoitteena toteutetulle muuntimelle oli mahdollisimman suuri resoluutio ja tarkkuus. Samalla optimoitiin muuntimen tehonkulutusta sekä sen käyttämää pinta-alaa. ADPLL:n keskitaajuus oli 2,4 GHz, mutta muuntimen tuli kattaa koko digitaalisesti ohjatun oskillaattorin (DCO) säätöalue välillä 2 - 3 GHz. Muuntimelle käytettiin tunnettua topologiaa, joka perustuu invertterien muodostamiin viiveketjuihin. Toteutettua muunninta simuloitiin, mutta mittauksia piirille ei tehty. Tyypillisessä tilanteessa muuntimen tehonkulutus on 1,34 mW ja resoluutio 20 ps. Tarkkuus on korkeintaan resoluution luokkaa. Pinta-alaa muunnin vie noin 1000 µm2.Description
Supervisor
Lindfors, SaskaKeywords
time to digital converter, aika-digitaalimuunnin, delay chain, TDC, delay element, ADPLL, CMOS, viiveketju, viive-elementti, viive