Partitioning and macromodel-based model-order reduction for RLC circuits

No Thumbnail Available
Journal Title
Journal ISSN
Volume Title
School of Electrical Engineering | Licentiate thesis
Checking the digitized thesis and permission for publishing
Instructions for the author
Date
2010
Major/Subject
Teoreettinen sähkötekniikka
Mcode
S-55
Degree programme
Language
en
Pages
[13] + 29 s. + liitt. 40
Series
Abstract
This thesis details research and development of partitioning-based model-order reduction (MOR) for linear RLC circuits. Additionally, nonlinear circuits can be processed by extracting the linear RLC parts from the complete circuit. By using reduction, large circuits can be approximated with smaller circuits to speed up and help their simulation. Using partitioning in MOR to first partition the circuit into subcircuits makes it possible to use simple low-order approximations (macromodels) per each partition. On the other hand, when the approximated partitions are recombined after the reduction, high accuracy can be reached, if the original partitions are small. By using low-order macromodels, numerical problems typical to direct (outdated) high-order methods can be avoided and, thanks to partitioning, hierarchical analysis can he applied in a natural manner to further facilitate the reduction process. It is shown, in this thesis that by combining partitioning, low-order approximation, and the hierarchical approach, robust MOR algorithms can be obtained. First, two realizable MOR methods suitable for RC (-circuit)-in -RC (-circuit)-out and RL-in -RL-out reduction are presented. Then, a general-purpose, RLC-in -RLC-out MOR method, PartMQR, is presented. Comparison to existing MOR techniques is discussed with each method. Here, it is shown that the presented methods are well comparable with or clearly outperform the existing approaches for the cases shown.

Tämä opinnäyte käsittelee piirijakoon perustuvaa lineaaristen RLC-piirien malliredusointia. Lineaaristen piirien lisäksi epälineaarisia piirejä voidaan redusoida käsittelemällä näistä ainoastaan lineaariset osat. Malliredusoinin avulla suurikokoisia piirejä voidaan approksimoida pienemmillä piireillä, jolloin näiden simulointia saadaan helpotettua ja nopeutettua. Piirijakoa hyödyntämällä malliredusoinnissa voidaan jokaista piirijaon tuottamaa alipiiriä kohti käyttää matalan asteluvun approksimaatiota (makromallia). Toisaalta, kun nämä alipiirit approksimaation jälkeen liitetään takaisin yhteen, on saatu kokonaisapproksimaatio huomattavasti tarkempi kuin yksittäistä lohkoa vastaava approksimaatio. Käyttämällä matalan asteluvun makromalleja vältytään samalla numeerisilta ongelmilta, jotka johtuvat korkean asteluvun mallinnuksesta. Piirijaon avulla päästään lisäksi hyödyntämään hierarkkisen analyysin etuja luontaisella tavalla. Työssä osoitetaan, että yhdistämällä piirijako, matalan asteluvun approksimaatio, ja hierarkkinen analyysi, voidaan saavuttaa erittäin tehokkaita malliredusointialgoritmeja. Esitellyistä malliredusointimenetelmistä kaksi ensimmäistä soveltuu RC- tai RL-piirien erikoistapauksiin, kun taas kolmas, PartMOR, soveltuu yleiselle RLC-piirin tapaukselle. Menetelmät ovat tyypiltään sellaisia, että ne tuottavat tuloksenaan valmiita, redusoituja RC/RL/RLC piirikuvauksia. Jokaista esitettyä malliredusointimenetelmää verrataan vastaaviin, olemassa oleviin malliredusointimenetelmiin ja osoitetaan, että työssä esitetyt menetelmät ovat tehokkuudeltaan joko vastaavia tai selvästi parempia kuin verrokkimenetelmät kyseisissä tapauksissa.
Description
Supervisor
Valtonen, Martti
Thesis advisor
Roos, Janne
Honkala, Mikko
Keywords
circuit simulation, piirisimulointi, interconnect modeling, sähköisten kytkentöjen mallinnus, model-order reduction, malliredusointi, hierarchical analysis, hierarkinen analyysi, circuit partitioning, piirijako, RLC, RLC, RC, RC, RL, RL, PartMOR, PartMOR
Other note
Citation