Wideband Time-Based Data Converters

dc.contributorAalto-yliopistofi
dc.contributorAalto Universityen
dc.contributor.advisorKosunen, Marko, Dr., Aalto University, Finland
dc.contributor.advisorUnnikrishnan, Vishnu, Dr., Tampere University, Finland
dc.contributor.authorJärvinen, Okko
dc.contributor.departmentElektroniikan ja nanotekniikan laitosfi
dc.contributor.departmentDepartment of Electronics and Nanoengineeringen
dc.contributor.schoolSähkötekniikan korkeakoulufi
dc.contributor.schoolSchool of Electrical Engineeringen
dc.contributor.supervisorRyynänen, Jussi, Prof., Aalto University, Department of Electronics and Nanoengineering, Finland
dc.date.accessioned2022-11-09T10:00:08Z
dc.date.available2022-11-09T10:00:08Z
dc.date.defence2022-11-22
dc.date.issued2022
dc.description.abstractRapid development of integrated circuit (IC) technologies has enabled the emergence of powerful and energy-efficient electronic systems such as smart phones. Nowadays, such devices can process immense amounts of data, which places stringent requirements on wireless data transmission and reception. The new fifth generation (5G) standard supports wide bandwidths and high data rates, which necessitates high-speed analog-to-digital converters (ADCs). The ongoing CMOS process scaling continues to improve the performance of digital circuits, while posing additional challenges for the circuit structures used for the necessary analog functions. Hence, digital-intensive ADC solutions are needed to realize high-performance ADCs in modern CMOS processes. One such design approach is time-based ADCs, where analog information is mapped to the time intervals of a digital signal, and is processed by mostly digital circuit structures.  This work explores techniques related to time-based and digital-intensive analog-to-digital (A/D) conversion in terms of voltage-to-time (V/T) and time-to-digital (T/D) conversion. One of the central outcomes of the research is the use of a cyclic-coupled ring oscillator (CCRO) to achievesub-gate-delay time resolution in a time-to-digital converter (TDC). Two prototype ICs are implemented in a 28-nm CMOS process to demonstrate the circuit concepts developed in this work. The first prototype IC demonstrates a 100--750-MS/s CCRO-TDC, which achieves a peak linear resolution of 9.29 bits and a sub-gate-delay time resolution of 4.4 ps. The results verify the robust delay interpolation provided by the CCRO, and highlight the potential of CCROs in time-domain converter applications. The second prototype IC demonstrates the application of time-interleaving (TI) to the time-based converter. The IC contains a time-based TI-ADC with 2-GS/s sample rate and 40-dB SNDR, as well as a 1.5-GS/s TI-TDC with a 10.1-bit linear resolution at 2.3-ps time resolution. The implemented designs demonstrate the effectiveness of the developed time-based circuit concepts in the context of wideband time-based ADCs.en
dc.description.abstractIntegroitujen piirien nopea teknologinen kehitys on mahdollistanut entistä laskentakykyistempien ja energiatehokkaampien järjestelmien, kuten esimerkiksi älypuhelimien, toiminnan. Nykypäivän älypuhelimet käsittelevät valtavan määrän tietoa, mikä myös vaatii suuren langattoman tiedonsiirtonopeuden. Uusi viidennen sukupolven radiostandardi tukee suuria kaistanleveyksiä ja vastaavia korkeita tiedonsiirtonopeuksia, jotka puolestaan vaativat nopeita analogia-digitaalimuuntimia (A/D-muunnin). CMOS-teknologian skaalaus parantaa digitaalisten piirien toimintaa jatkuvasti, mutta se heikentää samanaikaisesti analogisten piirien toimintaa. Tästä syystä digitaalisiin piirirakenteisiin pohjautuvia ratkaisuja tarvitaan korkean suorituskyvyn A/D-muuntimien toteuttamiseksi moderneilla CMOS-teknologioilla. Yksi lähestymistapa on aikapohjaiset A/D-muuntimet, jotka muuntavat ensin analogisen jännitesignaalin aikatasoon, missä sen sisältämä tieto käsitellään digitaalisilla piirirakenteilla tarkkaa ajoitusta hyödyntämällä. Tämä työ tutkii aikapohjaisiin A/D-muuntimiin liittyviä menetelmiä tarkastelemalla jännite-aika sekä aika-digitaali -muunnoksia. Yksi työn keskeisistä tuloksista on syklisesti kytketyn silmukkaoskillaattorin (engl. cyclic-coupled ring oscillator, CCRO) hyödyntäminen tarkan aikaresoluution saavuttamiseksi aika-digitaalimuuntimessa. Työssä on suunniteltu ja toteutettu kaksi prototyyppisirua 28 nanometrin CMOS  teknologialla, jotka havainnollistavat työssä kehitettyjä piirimenetelmiä. Ensimmäinen prototyyppisiru sisältää 100--750 megahertsin CCRO aika-digitaalimuuntimen, joka saavuttaa 9.29 bitin lineaarisen resoluution sekä 4.4 pikosekunnin aikaresoluution. Mitatut tulokset todentavat CCRO:n toteuttaman joustavan viiveinterpoloinnin sekä korostavat CCRO-rakenteen potentiaalia aika-digitaalimuuntimissa. Toinen prototyyppisiru havainnollistaa aikalomituksen hyödyntämisen aikapohjaisessa A/D-muuntimessa. Prototyyppisiru sisältää 2 gigahertsin aikalomitetun aikapohjaisen A/D-muuntimen, joka saavuttaa 40 desibelin signaali-kohina-särösuhteen. Siru sisältää lisäksi 1.5 gigahertsin aikalomitetun aika-digitaalimuuntimen, joka saavuttaa 10.1 bitin lineaarisen resoluution 2.3 pikosekunnin aikaresoluutiolla. Prototyyppisiruilta mitatut tulokset näyttävät työssä esitettyjen menetelmien tehokkuuden ja soveltuvuuden korkean nopeuden A/D-muuntimiin.fi
dc.format.extent114 + app. 68
dc.format.mimetypeapplication/pdfen
dc.identifier.isbn978-952-64-0999-3 (electronic)
dc.identifier.isbn978-952-64-0998-6 (printed)
dc.identifier.issn1799-4942 (electronic)
dc.identifier.issn1799-4934 (printed)
dc.identifier.issn1799-4934 (ISSN-L)
dc.identifier.urihttps://aaltodoc.aalto.fi/handle/123456789/117725
dc.identifier.urnURN:ISBN:978-952-64-0999-3
dc.language.isoenen
dc.opnWulff, Carsten, Assoc. Prof., Norwegian University of Science and Technology, Norway
dc.publisherAalto Universityen
dc.publisherAalto-yliopistofi
dc.relation.haspart[Publication 1]: V. Unnikrishnan, O. Järvinen, W. Siddiqui, K. Stadius, M. Kosunen and J. Ryynänen. Data Conversion With Subgate-Delay Time Resolution Using Cyclic-Coupled Rings Oscillators. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Vol. 29, no. 1, pp.203–214, November 2020. Full text in Acris/Aaltodoc: http://urn.fi/URN:NBN:fi:aalto-202105126700. DOI: 10.1109/TVLSI.2020.3031028
dc.relation.haspart[Publication 2]: O. Järvinen, V. Unnikrishnan, I. Kempi, K. Stadius, M. Kosunen and J. Ryynänen. Design of Cyclic-Coupled Ring Oscillators with Guaranteed Maximal Phase Resolution. In IEEE International Symposium on Circuits and Systems (ISCAS), 4 pages, May 2022
dc.relation.haspart[Publication 3]: V. Unnikrishnan, O. Järvinen, K. Stadius, M. Kosunen and J. Ryynänen. Injection Locking of Ring Oscillators With Digitally Controlled Delay Modulation. In IEEE International Symposium on Circuits and Systems (ISCAS), 4 pages, October 2020. DOI: 10.1109/ISCAS45731.2020.9181057
dc.relation.haspart[Publication 4]: O. Järvinen, V. Unnikrishnan, I. Kempi, S. Porrasmaa, K. Stadius, M. Kosunen and J. Ryynänen. Energy-Efficient Cyclic-Coupled Ring Oscillator With Delay-Based Injection Locking. IEEE Transactions on Circuits and Systems II: Express Briefs, Vol. 69, pp. 3709–3713, May 2022. Full text in Acris/Aaltodoc: http://urn.fi/URN:NBN:fi:aalto-202209215670. DOI: 10.1109/TCSII.2022.3176805
dc.relation.haspart[Publication 5]: O. Järvinen, V. Unnikrishnan, W. Siddiqui, T. Korhonen, K. Koli, K. Stadius, M. Kosunen and J. Ryynänen. A 100–750 MS/s 11-Bit Time-to-Digital Converter With Cyclic-Coupled Ring Oscillator. IEEE Access, Vol. 9, pp. 48147–48156, March 2021. Full text in Acris/Aaltodoc: http://urn.fi/URN:NBN:fi:aalto-202104072810. DOI: 10.1109/ACCESS.2021.3068838
dc.relation.haspart[Publication 6]: O. Järvinen, I. Kempi, V. Unnikrishnan, K. Stadius, M. Kosunen and J. Ryynänen. Fully Digital On-Chip Wideband Background Calibration for Channel Mismatches in Time-Interleaved Time-Based ADCs. IEEE Solid-State Circuits Letters, Vol. 5, pp. 9–12, January 2022. Full text in Acris/Aaltodoc: http://urn.fi/URN:NBN:fi:aalto-202202161942. DOI: 10.1109/LSSC.2022.3145918
dc.relation.haspart[Publication 7]: O. Järvinen, V. Unnikrishnan, I. Kempi, K. Stadius, M. Kosunen and J. Ryynänen. A 1.5-GS/s 10-fJ/step 10-bit Linear Resolution Time-Interleaved Time-to-Digital Converter With Inherent Nonlinearity Cancellation. Submitted to IEEE Journal of Solid-State Circuits, April 2022
dc.relation.ispartofseriesAalto University publication series DOCTORAL THESESen
dc.relation.ispartofseries157/2022
dc.revMartins, Rui, Prof., University of Macau, China
dc.revCraninckx, Jan, Dr., IMEC, Belgium
dc.subject.keywordintegrated circuitsen
dc.subject.keywordtime-baseden
dc.subject.keywordanalog-to-digital converteren
dc.subject.keywordvoltage-to-time converteren
dc.subject.keywordtime-to-digital converteren
dc.subject.keywordintegroidut piiritfi
dc.subject.keywordaikapohjainenfi
dc.subject.keywordanalogia-digitaalimuunninfi
dc.subject.keywordjännite-aikamuunninfi
dc.subject.keywordaika-digitaalimuunninfi
dc.subject.otherElectrical engineeringen
dc.titleWideband Time-Based Data Convertersen
dc.titleLaajakaistaiset aikapohjaiset muuntimetfi
dc.typeG5 Artikkeliväitöskirjafi
dc.type.dcmitypetexten
dc.type.ontasotDoctoral dissertation (article-based)en
dc.type.ontasotVäitöskirja (artikkeli)fi
local.aalto.acrisexportstatuschecked 2022-11-24_1439
local.aalto.archiveyes
local.aalto.formfolder2022_11_08_klo_14_21
local.aalto.infraAalto Electronics-ICT
Files
Original bundle
Now showing 1 - 1 of 1
No Thumbnail Available
Name:
isbn9789526409993.pdf
Size:
10.16 MB
Format:
Adobe Portable Document Format