Designing delta-sigma ADC for sensor related applications

Thumbnail Image

URL

Journal Title

Journal ISSN

Volume Title

Sähkötekniikan korkeakoulu | Master's thesis
Ask about the availability of the thesis by sending email to the Aalto University Learning Centre oppimiskeskus@aalto.fi

Authors

Date

2017-03-13

Department

Major/Subject

Micro- and Nanoelectronic Circuit Design

Mcode

ELEC 3036

Degree programme

NanoRad - Master’s Programme in Nano and Radio Sciences (TS2013)

Language

en

Pages

59 + 8

Series

Abstract

The purpose of this thesis is to introduce a 3rd order delta-sigma ADC that uses 2-bit quantizer. Input signal is located at a narrow band centered around 20kHz. Oversampling rate of the designed modulator is 200. Supply voltage for the system is 1.8V and clock frequency 4MHz. Circuit level modulator is differential with common-mode voltage of 900mV. Project consists of system level design in Matlab/Simulink program as well as circuit level design with Cadence Virtuoso in a 0.18 μm CMOS process. Modulator was implemented as a switched-capacitor circuit and it includes a local feedback loop that moves two of the noise transfer function zeros into the signal frequency. Moving the zeros creates a notch in quantization noise which improves signal-to-noise ratio. Local feedback loop gain was implemented with a separate amplifier in order to keep the modulator's relative capacitor sizes reasonable. Flicker noise was compensated with a correlated double sampling circuit in the first integrator. System performance was analyzed across different temperatures and process corners. In addition to that system robustness was verified with Monte Carlo analysis. Final signal-to-noise ratio was 128.3dB at 19kHz - 21kHz signal band and current consumption was 2.19mA.

Tämän työn tarkoituksena on esitellä 3. asteen delta-sigma AD-muunnin, joka käyttää kaksibittistä kvantisoijaa. Tulosignaali sijaitsee kapealla kaistalla 20kHz:n ympäristössä. Ylinätteistystaajuus on 200-kertainen tulosignaaliin nähden. Systeemin käyttöjännite on 1.8V ja kellotaajuus on 4MHz. Piiritason modulaattori on differentiaalinen ja sen yhteismuotoinen jännite on 900mV. Tämä projekti koostuu systeemitason suunnittelusta Matlab/Simulink -ohjelmassa sekä piiritason suunnittelusta Cadence Virtuosolla 0.18 μm CMOS prosessissa. Modulaattori toteutettiin kytkin-kondensaattori-rakenteella ja se sisältää paikallisen takaisinkytkentäsilmukan, joka siirtää kaksi kohinansiirtofunktion nollaa signaalitaajuudelle. Nollien siirtäminen luo loven kvantisointikohinaan, mikä parantaa signaali-kohinasuhdetta. Paikallisen takaisinkytkentäsilmukan vahvistus toteutettiin erillisellä vahvistimella, jotta modulaattorin kondensaattorien suhteet saatiin pidettyä pienempinä. 1/f-kohinaa kompensoitiin korreloivalla-tuplanäytteistys-piirillä ensimmäisessä integraattorissa. Systeemin suorituskykyä simuloitiin eri lämpötila- ja prosessikulmissa. Systeemin kestävyys varmistettiin Monte Carlo analyysin avulla. Lopullinen signaali-kohinasuhde oli 128.3dB 19kHz - 21kHz taajuusalueella ja virrankulutus 2.19mA.

Description

Supervisor

Halonen, Kari

Thesis advisor

Aaltonen, Lasse

Keywords

delta-sigma, sigma-delta, analog-to-digital, integrated circuit, switched-capacitor, ADC

Other note

Citation

Permanent link to this item

https://urn.fi/URN:NBN:fi:aalto-201704133542

Collections

[dipl] Sähkötekniikan korkeakoulu / ELEC