An Upconverting Digital-to-Analog Converter
Loading...
URL
Journal Title
Journal ISSN
Volume Title
Sähkötekniikan korkeakoulu |
Master's thesis
Unless otherwise stated, all rights belong to the author. You may download, display and print this publication for Your own personal use. Commercial use is prohibited.
Authors
Date
2013-11-18
Department
Major/Subject
Elektroniikka ja sovellukset
Mcode
S3007
Degree programme
EST - Elektroniikka ja sähkötekniikka
Language
en
Pages
62+9
Series
Abstract
Tämä diplomityö tehtiin osana tutkimusprojektia, jossa tarkoituksena oli suunnitella lähetinpiiri LTE radioverkoille. Tutkimustyö on tehty yhdessä Enrico Roveraton kanssa, jonka diplomityössä kuvataan projektin syysteemitason suunnittelu, sekä digitaalisen esiasteen toteutus. Osana digitaalista esiastetta on kohinanmuokkain, jolla pyritään madaltamaan vastaanottimen kaistan kohinatasoa jottei SAW-suodattimia tarvita. Tämän työn keskeisin osa on suoraan kantoaallolle ylössekoittavan 10-bittisen segmentoidun digitaali-analogiamuuntimen (RF-DAC) suunnittelu. Muuntimella vältetään suuri osa tavanomaista suoramuunnoslähetintä vaivaavista analogisen signaalinkäsittelyn ongelmista korvaamalla perinteiset analogiset operaatiot digitaalisilla vastineillaan. Suunnitellussa lähettimessä tarvitaan vain yksi digitaali-analogiamuunnin, jolloin tyypillisesti kahden muuntimen välillä olevat amplitudi-, ja vaiheongelmat voidaan välttää. Valitun lähetinarkkitehtuurin ongelmat kulminoituvatkin lähtöasteen amplitudi-, ja ajoitusvirheisiin. Työssä esitetään myös miten kohinanmuokkaimen vaatima lineaarisuus on kuitenkin hyvin haastava toteuttaa valitunlaisella lähetinarkkitehtuurilla, sillä korkean näytteistystaajuuden omaavan digitaalianalogiamuuntimen ajoitusvirheet johtavat signaalin liialliseen säröytymiseen. Työssä esitetty lähetin kykenee ylössekoittamaan kaksi 10-bittistä, 20MHz:n digitaalisesti muokattua kantataajuussignaalia 2 GHz:n taajuudelle 10 dBm:n lähtöteholla käyttäen vain 165 mW.This masters thesis was part of a research project where the target was to design a cellular transmitter for LTE. The research was conducted with Enrico Roverato. Enrico’s thesis holds the details of system level design and the design of the digital front-end. A part of the digital front-end is a noise shaper, which decreases receiver band noise levels to the extent where SAW-filters are no longer required. The essential part of this thesis is the design of a segmented 10-bit radio-frequency digital-to-analog converter (RF-DAC). When a traditional direct-conversion transmitter is replaced with an RF-DAC, several problems related to analog circuit design can be avoided as nearly all signal processing is performed digitally. Our transmitter requires only one digital-to-analog converter, thus our approach does not suffer from typical amplitude and phase discrepancies between converters. The challenges in the chosen transmitter architecture culminate to amplitude and timing errors in the output stage. It is also shown in this work how linearity requirements set by the noise shaper are extremely difficult to meet with the chosen transmitter architecture, as timing errors in the high sample-rate digital-to-analog converter generate unacceptable amount of distortion.The transmitter demonstrated in this work is able to up-convert two 10-bit 20 MHz digitally shaped baseband signals on 2 GHz frequency with 10 dBm output power while consuming only 165 mW.Description
Supervisor
Ryynänen, JussiThesis advisor
Stadius, KariKeywords
transmitter, up-conversion, D/A converter, RF-DAC, timing error