aalto1 untyped-item.component.html
Serializer/Deserializer design and verification
Loading...
URL
Journal Title
Journal ISSN
Volume Title
Sähkötekniikan korkeakoulu |
Master's thesis
Unless otherwise stated, all rights belong to the author. You may download, display and print this publication for Your own personal use. Commercial use is prohibited.
Authors
Date
Department
Major/Subject
Mcode
ELEC3036
Degree programme
Language
en
Pages
56
Series
Abstract
The rapid increase in integrated circuit complexity has led to an increase in the amount of data transferred between chips. However, increasing the amount of input/output pins to transfer large amounts of data is often not a viable option due to the problems associated with parallel data lanes. First, large amounts of pins requires a larger chip area, that unnecessarily increase the chip manufacturing costs. Second, parallel transmission is susceptible to issues such as data skew, which can stem from different data arrival times between the lanes. Furthermore, parallel data lanes cause crosstalk between the lanes due to an increased amount of close proximity conductors.
A solution for these problems is utilizing a serializer/deserializer (SerDes) device, that converts the multiple parallel data paths to a single data path. This thesis presents the design and verification steps involved in designing such device, as well as presents the verification results of an implemented device.
The SerDes device is implemented using programmatical circuit design tools, including The System Development Kit (TheSyDeKick) and Berkeley Analog Generator (BAG). Utilizing programmatical circuit design tools proves to reduce the design effort of a circuit, as previously implemented generators can be repurposed in the context of this thesis. Furthermore, analog generators focus on parametrization of the circuit blocks, which in conjuction with TheSyDeKick allow for programmatic optimization and sizing of the devices.
Finally, the thesis presents the implemented circuit blocks and discusses the motivation between the design choices made in the device. Furthermore, the thesis presents various simulation results of the implemented device.
Integroitujen piirien monimutkaistuminen on johtanut piirien välillä siirrettävien tietomäärien kasvuun. Tiedonsiirto piirien välillä voidaan tehdä rinnakkaisilla siirtoväylillä, mutta tämä ei ole usein mahdollista. Rinnakkaisten siirtoväylien käyttö vaatii suuren määrän lähtö- ja tulopinnejä, minkä takia mikropiirin koko ja valmistuskustannukset kasvavat. Tämän lisäksi rinnakkainen tiedonsiirto on altis ajoitusongelmille, jotka johtuvat erillisten siirtoväylien toisistaan eroavista siirtoajoista. Aiemmin mainittujen ongelmien lisäksi useat lähekkäin sijaitsevat johtimet vaikuttavat toistensa toimintaan, mikä saattaa vaikuttaa signaalien laatuun haitallisesti.
Ongelma voidaan ratkaista käyttämällä laitetta, joka muuntaa rinnakkaismuotoisen datan sarjamuotoiseksi tiedonsiirron ajaksi. Tämä opinnäytetyö esittelee kyseisen laitteen eri suunnittelu- ja verifiointivaiheet. Laite suunnitellaan The System Development Kit kehitys ja verifiointiympäristössä, joka kutsuu Berkeley Analog Generator piirikaaviogeneraattoreita. Kyseisten ohjelmallisten piirisuunnittelutyökalujen käyttö näyttäytyy työssä vähentyneenä suunnitteluaikana, sillä ne mahdollistavat piirin parametrisoinnin.
Työssä esitellään laitteen suunnitteluprosessia, sekä perustellaan eri suunnitteluvalintoja. Lopuksi työssä esitellään laitteelle suoritettujen simulaatioiden tuloksia.