Time-based frequency synthesis solutions for integrated radio transceivers
Loading...
URL
Journal Title
Journal ISSN
Volume Title
School of Electrical Engineering |
Doctoral thesis (article-based)
| Defence date: 2026-01-23
Unless otherwise stated, all rights belong to the author. You may download, display and print this publication for Your own personal use. Commercial use is prohibited.
Authors
Date
Major/Subject
Mcode
Degree programme
Language
en
Pages
111 + app. 54
Series
Aalto University publication series Doctoral Theses, 17/2026
Abstract
Modern communication technologies have facilitated extensive connectivity within society, providing access to the global internet and enabling interpersonal communication through a robust wireless infrastructure. Wireless internet access plays a pivotal role in empowering mobile devices to access the vast knowledge and functionalities offered by the web. As the consumption of digital media and the demand for time-sensitive applications continue to rise, the challenges associated with wireless communication intensify, particularly regarding the performance of radio frequency transceivers. The advent of fifth-generation communication and subsequent technological iterations necessitates innovations in transceiver performance and specifically for this thesis in frequency synthesis, driving the need to discover new methods of meeting the stringent requirements of forthcoming applications. This thesis investigates advanced frequency synthesis methods, specifically focusing on open loop fractional frequency dividers enhanced with quantization error compensation, aiming to expand the capabilities of existing frequency synthesis solutions. Furthermore, the thesis presents novel applications of phase modulation-based quantization error compensation techniques for radio frequency transceivers. It explores the dual application of time-based phase modulation techniques both for mitigating quantization errors to achieve cleaner synthesized signals and for functioning as phase modulators in upcoming wireless communication systems. This comprehensive analysis underscores the potential of these techniques in advancing the performance and functionality of contemporary RF communication technologies. Three different prototype chips are designed during the research: the first prototype includes an open-loop fractional frequency divider with a quantization error compensation (QEC) in the form of phase interpolation (PI). The first prototype was fabricated in 28-nm CMOS and the performance was verified with a custom printed circuit board (PCB). A second prototype chip was fabricated in 28-nm CMOS, with multiple open-loop fractional frequency dividers with QEC based on time domain phase modulation. Similarly, a custom measurement PCB was designed, and the the prototypes thoroughly characterised. Finally, a third prototype chip was fabricated which included a time-based wide-range tuneable phase modulator. The phase modulator was extensively simulated and the results published. With these prototypes, it has been shown that time-based quantization error compensation techniques in the form of phase modulation can be used to improve the performance of existing frequency synthesis systems by extending their operable frequency range while ensuring high signal quality.Modernit viestintä teknologiat mahdollistavat kytkeytymisen maailmanlaajuiseen tietoverkkoon ja ihmisten välisen vuorovaikutuksen internetin infrastruktuurin tarjoamien palveluiden avulla. Langattomien päätelaitteiden kuten älypuhelimien kehitys on mahdollistanut tämän. Tiedonsiirtotarpeen lisääntyminen siirtää toimintoja yhä korkeammille radiotaajuuksille ja asettaa päätelaitteiden toiminnalle suurempia vaatimuksia. Lähetin vastaanottimien suorituskyvystä on tullut jatkuva haaste. Viidennen sukupolven viestinnän ja sitä seuraavien sukupolvien myötä lähetin vastaanottimien suorituskyvyn parantamiseen on löydettävä uusia tapoja. Radiolaitteiden sisäinen taajuussynteesi on eräs keskeinen haaste. Väitöskirjassa tutkittiin taajuussynteesimenetelmiä avoimen silmukan murtolukuisten taajuusjakajien muodossa ja se käsittelee erityisesti kvantisointivirheen kompensaatiota, jolla voidaan parantaa olemassa olevien taajuussynteesiratkaisujen suorituskykyä. Väitöskirjassa esitetään aikapohjaisten vaihemodulaatiotekniikoiden käyttöä kvantisointivirheen kompensaatiolle puhtaamman signaalin saavuttamiseksi. Lisaksi väitöskirja esittelee muutamia käyttötarkoituksia vaihemodulaatiopohjaisille kvantisointivirheen kompensaatiotekniikoille lähetin vastaanottimissa. Tämä väitöskirja esittelee kolme prototyyppisirua: ensimmäinen prototyyppi sisältää avoimen silmukan murtolukuisen taajuusjakajan kvantisointivirheen kompensaatiolla, joka toteutettiin vaiheinterpolaation avulla. Ensimmäinen prototyyppi valmistettiin 28 nm:n CMOS-teknologialla, ja sen suorituskyky mitattiin kustomoidun piirilevyn avulla. Toinen prototyyppisiru valmistettiin myös 28 nm:n CMOS-teknologialla, ja siinä on useita avoimen silmukan murtolukuisia taajuusjakajia, joissa kvantisointivirheen kompensaatio perustuu aikapohjaiseen vaihemodulaatioon. Samoin kustomoitu mittauspiirilevy suunniteltiin, valmistettiin ja mitattiin yhdessä toisen prototyypin kanssa. Lopuksi suunniteltiin kolmas prototyyppipiiri joka sisälsi aikapohjaisen laajalla alueella säädettävän vaihemodulaattorin. Vaihemodulaattorin toiminta simuloitiin perusteellisesti, ja tulokset julkaistiin. Naiden prototyyppien avulla on väitöskirjassa osoitettu, että aikapohjaiset kvantisointivirheen kompensaatiotekniikat vaihemodulaation muodossa parantavat olemassa olevien taajuussynteesijärjestelmien suorituskykyä nostaen niiden toimintataajuutta samalla säilyttäen hyvän signaalin laadun.Description
Supervising professor
Ryynanen, Jussi, Prof., Aalto University, School of Electrical Engineering, FinlandThesis advisor
Stadius, Kari, D.Sc (Tech), Aalto University, Department of Electronics and Nanoengineering, FinlandOther note
Parts
-
[Publication 1]: T. H. Cheung, M. Martelius, Y. Antonov, R. Akbar, J. Ryynanen, A. Parssinen, and K. Stadius, “A 3.5-GHz Digitally-Controlled Open-Loop Fractional-N Frequency Divider in 28-nm CMOS,”In IEEE International Symposium on Circuits and Systems, (ISCAS), Seville, Spain, pp. 1-5, May 2020.
DOI: 10.1109/ISCAS45731.2020.9180542 View at publisher
-
[Publication 2]: T. H. Cheung, J. Ryynanen, A. Parssinen and K. Stadius., “A 5.4-GHz 2/3/4-Modulus Fractional Frequency Divider Circuit in 28-nm CMOS,” In IEEE International Symposium on Circuits and Systems, (ISCAS), Daegu, Korea, pp. 1-5, May 2021.
Full text in Acris/Aaltodoc: https://urn.fi/URN:NBN:fi:aalto-202108048218DOI: 10.1109/ISCAS51556.2021.9401405 View at publisher
-
[Publication 3]: T. H. Cheung, A. Ghosh, A. Spelman, D. Boopathy, V. Unnikrishnan, L. Anttila, M. Valkama, M. Kosunen, K. Stadius, and J. Ryynanen, “Variable Time-Step 2.5-15 GHz Phase Modulator with Pre-Distortion for Outphasing Transmitters,” IEEE Interregional NEWCAS Conference, (NEWCAS), Sherbrooke, QC, Canada, pp. 1-5, June 2024.
Full text in Acris/Aaltodoc: https://urn.fi/URN:NBN:fi:aalto-202411067025DOI: 10.1109/NewCAS58973.2024.10666306 View at publisher
- [Publication 4]: T. H. Cheung, K. Stadius, A. Parssinen and J. Ryynanen, “Phase Quantization Error Compensation for Open-Loop Fractional-N Frequency Dividers,” Submitted to IEEE Transactions on Circuits and Systems -II, pp. 1-5 Sept. 2025.
- [Publication 5]: T. H. Cheung, K. Stadius, A. Parssinen and J. Ryynanen, “Multi-Modulus Frequency Dividers in 28-nm CMOS for System-On-Chip Clock Generation,” Submitted to Microelectronics Journal, pp. 1-17 Sept. 2025.