A Fully Integrated Phase-Locked Loop for Multiband Frequency Synthesizer
No Thumbnail Available
Journal Title
Journal ISSN
Volume Title
Helsinki University of Technology |
Diplomityö
Checking the digitized thesis and permission for publishing
Instructions for the author
Instructions for the author
Author
Date
2006
Department
Major/Subject
Piiritekniikka
Mcode
S-87
Degree programme
Language
en
Pages
78
Series
Abstract
In rapidly growing wireless technology, an ultra-wide bandwidth (UWB) communication system has been developed to achieve higher data rates. The frequency hopping UWB radio system differs from the present radio systems due to its wide bandwidth and fast frequency hopping. These characteristics set special demands on frequency synthesis. As a solution to this frequency synthesis problem, this thesis presents a fully integrated phase-locked loop (PLL) based frequency synthesizer for UWB band group 1 and 3 frequency synthesis. The emphasis in this thesis is the charge pump based integer-N phase-locked loop design. Three PLLs are used to create the six centre frequencies for UWB band groups 1 and 3. Each implemented PLL consists of phase-frequency detector, charge pump, 4th order passive loop filter, two VCOs for each band group, a divide-by-24 prescaler and a programmable divider. The change of the band group is implemented by changing the division ratio of the programmable divider and by activating the corresponding oscillator in the VCO. The charge pump contains an error correction feedback to achieve low level of spurious tones at output spectrum. Moreover, a high order loop filter is used to further suppress the spurious tones and to achieve low phase noise. The designed circuit was implemented in 130-nm CMOS process. The circuit functionality and performance were verified through measurements. The implemented PLL circuit consumes only 10 mW from 1.2-V supply. Moreover, it achieves a close-in spurious tone level of -53 dBc and in-band phase noise of -78 dBc/Hz.Laajakaistainen UWB tiedonsiirtojärjestelmä on kehitetty nopeasti kasvavan langattoman teknologian tiedonsiirtokapasiteetin kasvattamiseksi. Taajuushyppelyyn perustuva UWB radio j1iIjestelma poikkeaa nykyisistä radiojärjestelmistä laajaan taajuuskaistansa ja nopean taajuushyppelynsä vuoksi. Nämä ominaisuudet asettavat erityisvaatimuksia taajuus syntetisoinnille. Tässä diplomityössä esitetään täysin integroituun vaihelukittuun silmukkaan perustuva taajuussyntetisaattori, UWB kaistaryhmien 1 ja 3 taajuuksien syntetisoimiseen. Tämän työn pääpaino on kokonaislukujakajaan perustuvan vaihelukitun silmukan suunnittelussa. UWB kaistojen 1 ja 3 kuusi keskitaajuista signaalia tuotetaan kolmesta vaihelukitusta silmukasta. Jokainen vaihelukittu silmukka koostuu vaihe-taajuusvertailijasta, virtapumpusta, neljännen asteen passiivisesta silmukkasuodattimesta, kahdesta jänniteohjatusta oskillaattorista, 24:llä jakavasta esijakajasta ja ohjelmoitavasta jakajasta. Kaistaryhmän muutto vaihelukitussa silmukassa toteutetaan muuttamalla ohjelmoitavan jakajan jakolukua ja aktivoimalla kyseistä kaistaryhmää vastaava jänniteohjattu oskillaattori. Virtapumppu sisältää virheenkorjaus piirin ulostulospekarissa esiintyvien ei-toivottujen taajuuspiikkien minimoimiseksi. Lisäksi korkea-asteista silmukkasuodatinta käytetään vaimentamaan edellä mainittuja taajuuspiikkejä sekä saavuttamaan alhainen vaihekohinan taso. Suunniteltu vaihelukittu silmukka toteutettiin 130-nm CMOS prosesilla. Piirin toimivuus ja suorituskyky tarkistettiin mittauksilla. Toteutettu vaihelukittu silmukka kuluttaa 10 mW:a tehoa 1.2 voltin käyttöjännitteestä. Lisasi se saavuttaa -53 dBc:n arvon ei-toivottujen taajuuspiikkien tasossa sekä -78 dBc/Hz:n vaihekohina tason.Description
Supervisor
Halonen, KariThesis advisor
Stadius, KariKeywords
frequency synthesizer, taajuussyntetisaattori, phase-locked loop, vaihelukittu silmukka, UWB radio, UWB radio
