Synkronisen digitaalisen hierarkian mukaisen ristikytkentälaitteen synkronointipiirin jatkokehitys
No Thumbnail Available
URL
Journal Title
Journal ISSN
Volume Title
Helsinki University of Technology |
Diplomityö
Checking the digitized thesis and permission for publishing
Instructions for the author
Instructions for the author
Authors
Date
1994
Department
Major/Subject
Laitteistotekniikka
Mcode
Tkl-88
Degree programme
Language
fi
Pages
77 s. + liitt. 11
Series
Description
Supervisor
Skyttä, JormaThesis advisor
Oksanen, ToniKeywords
ASIC, asiakaspiiri, cross-connect, logiikkasynteesi, design flow, osoitingeneraattori, logic synthesis, projektin hallinta, pointer generator, RAM, project control, ristikytkentä, reusability, SDH, RAM, simulointikiihdytin, SDH, suunnitteluvuo, simulation accelerator, synkronointi, state machine, testattavuus, synchronization, tilakone, testability, uusiokäyttö, VHDL, VHDL, VLSI, VLSI