Hierarchical model-order reduction tool for RLC circuits
Loading...
Journal Title
Journal ISSN
Volume Title
Helsinki University of Technology |
Diplomityö
Unless otherwise stated, all rights belong to the author. You may download, display and print this publication for Your own personal use. Commercial use is prohibited.
Author
Date
2007
Department
Major/Subject
Teoreettinen sähkötekniikka
Mcode
S-55
Degree programme
Language
en
Pages
ix + 49
Series
Abstract
Tämä työ käsittelee malliredusointia varten kehitetyn työkaluohjelmiston tutkimusta ja toteutusta. Kyseinen reduktiotyökalu kehitettiin suurikokoisten teollisten lineaaristen piirien, tai epälineaaristen piirien lineaaristen lohkojen, simuloinnin helpottamiseen, ja se kykenee erottelemaan tähän tarkoitukseen kelpaavat lineaariset RLC-osiot tyypillisestä SPICE-piirikuvauksesta. Reduktio suoritetaan käyttäen kyseiseen lohkoon parhaiten sopivaa algoritmia. Työkaluun sisällytetyt reduktioalgoritmit ovat PRIMA, Liao-Dai ja TICER. Kahta jälkimmäistä voidaan käyttää, jos piiri sisältää vain RC-elementtejä, kun taas PRIMA:a käytetään, jos lohko sisältää myös induktansseja. Reduktioprosessi suoritetaan lisäksi hierarkisesti, joka yleensä nopeuttaa käsittelyä huomattavasti.Description
Supervisor
Valtonen, MarttiThesis advisor
Honkala, MikkoKeywords
circuit simulation, piirisimulointi, model-oder reduction, malliredusointi, RLC-circuits, RLC-piirit, RC-circuits, RC-piirit, hierarchical analysis, hierarkinen analyysi, Liao-Dai, TICER, PRIMA
