Building blocks for fast circuit simulation

Thumbnail Image

Files

isbn9789526049236.pdf (1.41 MB)
errata_of_articles_P3_P5.pdf (147.36 KB)

URL

Journal Title

Journal ISSN

Volume Title

School of Electrical Engineering | Doctoral thesis (article-based) | Defence date: 2013-01-18
Checking the digitized thesis and permission for publishing
Instructions for the author
Unless otherwise stated, all rights belong to the author. You may download, display and print this publication for Your own personal use. Commercial use is prohibited.

Authors

Date

2012

Department

Radiotieteen ja -tekniikan laitos
Department of Radio Science and Engineering

Major/Subject

Mcode

Degree programme

Language

en

Pages

75 + app. 82

Series

Aalto University publication series DOCTORAL DISSERTATIONS, 174/2012

Abstract

Modern electronic circuits are typically large, consisting of thousands of transistors and othercomponents. During the design process, there is a need to perform computationally demandingnumerical simulations to verify the functionality of the circuit. Thus, the need for fast andaccurate circuit simulation tools is obvious. Four approaches to improve the speed and the convergence of the numerical circuitsimulation are presented. The first approach utilizes efficient iteration methods for nonlinear DC analysis.Newton–Raphson (NR) iteration is the most used nonliner iteration method for nonlinearcircuit equations, but it lacks good global convergence properties. Some new variants ofnonlinear iteration methods are proposed to improve the convergence of DC analysis. In the second approach, the computing time is reduced by using parallel processing.Parallelization of harmonic balance (HB) analysis using multithreads is studied. Also, themodified multilevel NR method that has improved convergence properties is presented. The third approach concentrates on improving the convergence of iterative solvers for linearsystems using preconditioners. The emphasis is in the preconditioning of Jacobians of the HBmethod. It is shown how to use time-domain preconditioners with frequency-domainpreconditioners in order to benefit from both. The fourth approach to speed up the circuit simulation is to use model-order reduction(MOR), where the idea is to approximate complex circuit models with simpler ones. This thesisconcentrates on MOR methods for linear circuits or the linear parts of nonlinear circuits.Efficient partitioning-based MOR methods and a new global approach to projection-basedMOR are proposed.

Nykyaikaiset elektroniikkapiirit ovat tyypillisesti isoja, tuhansien transistorien kokonaisuuksia. Suunnitteluprosessin aikana niiden toiminta pitää tarkastaa laskennallisesti haastavien simulaatioiden avulla. Näin ollen nopeille ja tarkoille simulaatiotyökaluille on tarvetta. Tässä väitöskirjassa tarkastellaan neljää erilaista lähestymistapaa numeeristen piirisimulaatioiden nopeuttamiseksi. Ensimmäisessä lähestymistavassa tutkitaan tehokkaita iteraatiomenetelmiä epälineaaristen piiriyhtälöiden ratkaisemiseksi. Newton-Raphson-menetelmä (NR) on yleisesti käytetty iteraatiomenetelmä epälineaaristen tasavirtapiiriyhtälöiden ratkaisemiseksi. Sen huono puoli on globaalien suppenemisominaisuuksien puute. Tässä väitöskirjassa esitellään muutamia uusia iteraatiomenetelmiä tasavirta-analyysin suppenemisen parantamiseksi. Toisessa lähestymistavassa piirisimulointia nopeutetaan rinnakkaislaskennan avulla. Väitöskirjassa käsitellään harmoninen balanssi -menetelmän (HB) rinnakkaistaminen säikeiden avulla. Lisäksi esitellään rinnakkaislaskentaan soveltuva monitasoinen NR-menetelmä, jossa on erityisesti otettu huomioon suppenemisen avustaminen. Kolmas lähestymistapa keskittyy lineaaristen yhtälöryhmien ratkaisemisessa käytettyjen iteraatiomenetelmien pohjustimiin. HB-yhtälöiden kanssa käytetään tavallisesti taajuusalueen pohjustimia, mutta tässä väitöskirjassa esitetään, miten taajuusalueen pohjustimet voidaan yhdistää aika-alueen pohjustimien kanssa, jotta saadaan kummankin hyvät ominaisuudet käyttöön. Neljännessä lähestymistavassa käytetään malliredusointia. Sen ideana on redusoida isoa piirimallia pienemmäksi siten, että tarkkuus kuitenkin säilyy riittävänä. Tässä väitöskirjassa keskitytään lineaaristen piirien malliredusointiin ja esitellään piirijakoon perustuvia menetelmiä sekä uusi globaaliin approksimaatioon perustuva menetelmä.

Description

Supervising professor

Valtonen, Martti, Prof., Aalto University, Finland

Thesis advisor

Roos, Janne, D.Sc. (Tech.), Aalto University, Finland

Keywords

circuit simulation, numerical analysis, parallel processing, iterative methods, model-order reduction, preconditioners, Piirisimulointi, numeerinen analyysi, rinnakkaislaskenta, iteratiiviset menetelmät, malliredusointi, pohjustimetnaeos, nulla

Other note

Parts

  • [Publication 1]: M. Honkala. Nonmonotone norm-reduction method for circuit simulation. Electronics Letters, vol. 38, pp. 1316–1317, Oct. 2002.
  • [Publication 2]: M. Honkala, J. Roos, and V. Karanko. On nonlinear iteration methods for DC analysis of industrial circuits. Mathematics in Industry 8: Progress in Industrial Mathematics at ECMI 2004, (A. D. Bucchianico, R. M. M. Mattheij, and M. A. Peletier, eds.), pp. 144–148, 2006.
  • [Publication 3]: M. Honkala, J. Roos, and M. Valtonen. New multilevel Newton–Raphson method for parallel circuit simulation. Proceedings of European Conference on Circuit Theory and Design, vol. II, pp. 113–116, Aug. 2001.
  • [Publication 4]: V. Karanko and M. Honkala. A parallel harmonic balance simulator for shared memory multicomputers. Proceedings of the 34th European Microwave Conference, pp. 849–851, 2004.
  • [Publication 5]: M. Honkala and V. Karanko. Mixed preconditioners for harmonic balance Jacobians. International Journal of RF and Microwave Computer-Aided Engineering, vol. 19, no. 2, pp. 211–217, 2009.
  • [Publication 6]: M. Honkala, V. Karanko, J. Roos, and M. Valtonen. Frequency/time block preconditioners for harmonic balance Jacobians. Proceedings of European Conference on Circuit Theory and Design, pp. 607–610, Aug. 2009.
  • [Publication 7]: P. Miettinen, M. Honkala, J. Roos, C. Neff, and A. Basermann. Study and development of an efficient RC-in–RC-out MOR method. Proceedings of the 15th IEEE International Conference on Electronics, Circuits and Systems, pp. 1277–1280, Aug. 2008.
  • [Publication 8]: M. Honkala, P. Miettinen, J. Roos, and C. Neff. Hierarchical modelorder reduction flow. Mathematics in Industry 14: Scientific Computing in Electrical Engineering SCEE 2008, (J. Roos and L. R. J. Costa, eds.), pp. 539–546, 2010.
  • [Publication 9]: J. Roos, M. Honkala, and P. Miettinen. GABOR: global-approximationbased order reduction. Mathematics in Industry 14: Scientific Computing in Electrical Engineering SCEE 2008, (J. Roos and L. R. J. Costa, eds.), pp. 517–514, 2010.
  • [Publication 10]: P. Miettinen, M. Honkala, J. Roos, and M. Valtonen. PartMOR: partitioningbased realizable model-order reduction method for RLC circuits. IEEE Transactions of Computer-Aided Design of Integrated Circuits and Systems, vol. 30, no. 3, pp. 374–387, 2011.

Citation

Permanent link to this item

https://urn.fi/URN:ISBN:978-952-60-4923-6

Collections

[diss] Sähkötekniikan korkeakoulu / ELEC