Digital sample clock adjustment in digital subscriber line modem

Thumbnail Image

URL

Journal Title

Journal ISSN

Volume Title

Helsinki University of Technology | Diplomityö
Checking the digitized thesis and permission for publishing
Instructions for the author

Authors

Date

2001

Department

Sähkö- ja tietoliikennetekniikan osasto

Major/Subject

Piiritekniikka

Mcode

S-87

Degree programme

Language

en

Pages

62

Series

Abstract

Tässä diplomityössä tarkastellaan digitaalista näytekellon säätöä digitaalisen tilaajalinjan modeemissa. Digitaalinen näytekellon generointi aiheuttaa jitteriä generoituun kellosignaaliin. Näytekellon jitterillä saattaa olla haitallisia vaikutuksia modeemin toimintaan kuten on esitetty diplomityön alkupuolella. Tähän ongelmaan on kuitenkin ratkaisuja ja erästä niistä on tutkittu tässä diplomityössä. Kyseisessä ratkaisussa digitaalisen tilaajalinjan modeemin näytekello generoidaan digitaalisella murtolukujakajalla, jota ohjataan sigma-deltamodulaattorilla. Modeemi myös ylinäytteistää lähettämäänsä ja vastaanottamaansa signaalia ja käyttää sigma-deltamuuntimia ja kytketty kapasitanssi-suodatinta lähettimen ja vastaanottimen digitaali-analogia rajapinnassa. Ratkaisuun liittyvää teoriaan tarkastellaan ja sen varmentamiseksi rakennettu testisysteemi esitellään. Mittaustuloksia tarkastelemalla päädytään siihen tulokseen että kyseisellä tavalla generoitu säädettävä digitaalinen näytekello on käyttökelpoinen digitaalisen tilaajalinjan modeemissa.

Description

Supervisor

Halonen, Kari

Thesis advisor

Llaamanen, Heikki

Keywords

adjustment, digitaalinen, clock, DSL-modeemi, digital, jakaja, divider, jitteri, DSL modem, jäännöskaiku, jitter, kello, N/N+1, N/N+1, sigma-delta modulator, sigma-deltamodulaattori, uncancelled echo, säätö

Other note

Citation

Permanent link to this item

https://urn.fi/URN:NBN:fi:aalto-2020120448063

Collections

[dipl] Teknillinen korkeakoulu / TKK