aalto1 untyped-item.component.html
Digital sample clock adjustment in digital subscriber line modem
Loading...
URL
Journal Title
Journal ISSN
Volume Title
Helsinki University of Technology |
Master's thesis
Electronic archive copy is available via Aalto Thesis Database.
Checking the digitized thesis and permission for publishing
Instructions for the author
Instructions for the author
Location:
Authors
Date
Department
Major/Subject
Mcode
S-87
Degree programme
Language
en
Pages
62
Series
Abstract
Tässä diplomityössä tarkastellaan digitaalista näytekellon säätöä digitaalisen tilaajalinjan modeemissa.
Digitaalinen näytekellon generointi aiheuttaa jitteriä generoituun kellosignaaliin.
Näytekellon jitterillä saattaa olla haitallisia vaikutuksia modeemin toimintaan kuten on esitetty diplomityön alkupuolella.
Tähän ongelmaan on kuitenkin ratkaisuja ja erästä niistä on tutkittu tässä diplomityössä.
Kyseisessä ratkaisussa digitaalisen tilaajalinjan modeemin näytekello generoidaan digitaalisella murtolukujakajalla, jota ohjataan sigma-deltamodulaattorilla.
Modeemi myös ylinäytteistää lähettämäänsä ja vastaanottamaansa signaalia ja käyttää sigma-deltamuuntimia ja kytketty kapasitanssi-suodatinta lähettimen ja vastaanottimen digitaali-analogia rajapinnassa.
Ratkaisuun liittyvää teoriaan tarkastellaan ja sen varmentamiseksi rakennettu testisysteemi esitellään.
Mittaustuloksia tarkastelemalla päädytään siihen tulokseen että kyseisellä tavalla generoitu säädettävä digitaalinen näytekello on käyttökelpoinen digitaalisen tilaajalinjan modeemissa.