aalto1 untyped-item.component.html
Ristikytkentäpiirin suunnittelu synkronisen digitaalisen hierarkian mukaiseen laitteeseen
Loading...
URL
Journal Title
Journal ISSN
Volume Title
Helsinki University of Technology |
Master's thesis
Electronic archive copy is available via Aalto Thesis Database.
Checking the digitized thesis and permission for publishing
Instructions for the author
Instructions for the author
Location:
Authors
Date
Department
Major/Subject
Mcode
S-88
Degree programme
Language
fi
Pages
64
Series
Description
Supervisor
Skyttä, JormaThesis advisor
Alanko, AriKeywords
cross-connect, ristikytkentä, SDH, SDH, ASIC, ASIC, integrated circuit, asiakaspiiri, time-space matrix, sovelluskohtainen integroitu piiri, RAM, aika-tila-kytkentämatriisi, VHDL, RAM, digital simulation, VHDL, logic synthesis, digitaalisimulointi, ASIC design flow, logiikkasynteesi, testbench, ASIC-suunnitteluvuo, testipenkki