Learning Centre

Using reconfigurable hardware to distribute network traffic for parallel processing

 |  Login

Show simple item record

dc.contributor Aalto-yliopisto fi
dc.contributor Aalto University en
dc.contributor.advisor Luoma, Marko
dc.contributor.author Korpinen, Pekka fi
dc.date.accessioned 2011-10-20T10:35:28Z
dc.date.available 2011-10-20T10:35:28Z
dc.date.issued 2009 fi
dc.identifier.uri https://aaltodoc.aalto.fi/handle/123456789/35
dc.description.abstract The expanding diversity and amount of traffic in the Internet requires increasingly higher performing devices for protecting our networks against malicious activities. The computational load of these devices may be divided over multiple processing nodes operating in parallel to reduce the computation load of a single node. However, this requires a dedicated controller that can distribute the traffic to and from the nodes at wire-speed. This thesis concentrates on the system topologies and on the implementation aspects of the controller. A field-programmable gate array (FPGA) device, based on a reconfigurable logic array, is used for implementation because of its integrated circuit like performance and high-grain programmability. Two hardware implementations were developed; a straightforward design for 1-gigabit Ethernet, and a modular, highly parameterizable design for 10-gigabit Ethernet. The designs were verified by simulations and synthesizable testbenches. The designs were synthesized on different FPGA devices while varying parameters to analyze the achieved performance. High-end FPGA devices, such as Altera Stratix family, met the target processing speed of 10-gigabit Ethernet. The measurements show that the controller's latency is comparable to a typical switch. The results confirm that reconfigurable hardware is the proper platform for low-level network processing where the performance is prioritized over other features. The designed architecture is versatile and adaptable to applications expecting similar characteristics. en
dc.description.abstract Internetin edelleen lisääntyvä ja monipuolistuva liikenne vaatii entistä tehokkaampia laitteita suojaamaan tietoliikenneverkkoja tunkeutumisia vastaan. Tietoliikennelaitteiden kuormaa voidaan jakaa rinnakkaisille yksiköille, jolloin yksittäisen laitteen kuorma pienenee. Tämä kuitenkin vaatii erityisen kontrolloijan, joka kykenee hajauttamaan liikennettä yksiköille linjanopeudella. Tämä tutkimus keskittyy em. kontrolloijan järjestelmätopologioiden tutkimiseen sekä kontrolloijan toteuttamiseen ohjelmoitavalla piirillä, kuten kenttäohjelmoitava järjestelmäpiiri (eng. field programmable gate-array, FPGA). Kontrolloijasta tehtiin yksinkertainen toteutus 1-gigabitin Ethernet-verkkoihin sekä modulaarinen ja parametrisoitu toteutus 10-gigabitin Ethernet-verkkoihin. Toteutukset verifioitiin simuloimalla sekä käyttämällä syntetisoituvia testirakenteita. Toteutukset syntetisoitiin eri FPGA-piireille vaihtelemalla samalla myös toteutuksen parametrejä. Tehokkaimmat FPGA-piirit, kuten Altera Stratix -piirit, saavuttivat 10-gigabitin prosessointivaatimukset. Mittaustulokset osoittavat, että kontrollerin vasteaika ei poikkea tavallisesta verkkokytkimestä. Työn tulokset vahvistavat käsitystä, että ohjelmoitavat piirit soveltuvat hyvin verkkoliikenteen matalantason prosessointiin, missä vaaditaan ensisijaisesti suorituskykyä. Suunniteltu arkkitehtuuri on monipuolinen ja soveltuu joustavuutensa ansiosta muihin samantyyppiseen sovelluksiin. fi
dc.format.extent 95 fi
dc.format.mimetype application/pdf fi
dc.language.iso en en
dc.publisher Teknillinen korkeakoulu fi
dc.title Using reconfigurable hardware to distribute network traffic for parallel processing en
dc.title Verkkoliikenteen hajauttaminen rinnakkaisprosessoitavaksi ohjelmoitavan piirin avulla fi
dc.type G3 Lisensiaatintyö fi
dc.contributor.school Faculty of Electronics, Communications and Automation en
dc.contributor.school Elektroniikan, tietoliikenteen ja automaation tiedekunta fi
dc.contributor.department Signal Processing Technology en
dc.contributor.department Signaalinkäsittelytekniikka fi
dc.subject.keyword hardware design en
dc.subject.keyword reconfigurable hardware en
dc.subject.keyword FPGA en
dc.subject.keyword Ethernet en
dc.subject.keyword network processing en
dc.subject.keyword distributed computing en
dc.subject.keyword laitteistosuunnittelu fi
dc.subject.keyword ohjelmoitavat piirit fi
dc.subject.keyword FPGA fi
dc.subject.keyword Ethernet fi
dc.subject.keyword verkkoliikenteen prosessointi fi
dc.subject.keyword hajautettu laskenta fi
dc.identifier.urn urn:nbn:fi:tkk-S100045 fi
dc.type.dcmitype text en
dc.programme.mcode S-88
dc.type.ontasot Lisensiaatintyö fi
dc.type.ontasot Licentiate thesis en
dc.contributor.supervisor Skyttä, Jorma
local.aalto.openaccess yes
local.aalto.digifolder Aalto_35051
dc.rights.accesslevel openAccess
local.aalto.idinssi 37685


Files in this item

This item appears in the following Collection(s)

Show simple item record

Search archive


Advanced Search

article-iconSubmit a publication

Browse

Statistics