Order Reduction of Interconnect Circuits



Title:	Order Reduction of Interconnect Circuits Liitospiirien typistäminen
Author(s):	Aaltonen, Sakari
Date:	2003
Language:	en
Pages:	52
Department:	Sähkö- ja tietoliikennetekniikan osasto
Major/Subject:	Teoreettinen sähkötekniikka
Supervising professor(s):	Valtonen, Martti
Thesis advisor(s):	Roos, Janne
Keywords:	circuit simulation, piirisimulointi, interconnect, liitospiiri, order reduction, liityntäpiiri, typistäminen, malliredusointi
	OEVS yes
» Show full item record
Permanent link to this item: http://urn.fi/URN:NBN:fi:aalto-202104155616 Email this Export to RefWorks QR Code Print BibTex Tweet