Browsing by Author "Salomaa, Jarno"
Now showing 1 - 11 of 11
Results Per Page
Sort Options
Item A 0.39–3.56-μW Wide-Dynamic-Range Universal Multi-Sensor Interface Circuit(IEEE-INST ELECTRICAL ELECTRONICS ENGINEERS INC, 2020-10-15) Moayer, Mohammad Mehdi; Salomaa, Jarno; Halonen, Kari; Department of Electronics and Nanoengineering; Kari Halonen GroupThis paper presents an ultra-low-power, widedynamic- range interface circuit for capacitive and resistive sensors. The circuit is implemented as a switched-capacitor circuit using programmable capacitors to achieve high configurability. The circuit was fabricated using a CMOS 0.18 μm process. Different types of capacitive and resistive sensors were measured using the interface to demonstrate its support for multi-sensor systems with an ultra-low-power budget. Experimental results show that the circuit is able to interface various sensors within the overall capacitance range of 0.6–550 pF and resistance range of 3.7–5100 k , while consuming only 0.39–3.56 μW from a 1.2 V supply. A proximity, gesture, and touch-sensing system is also developed consisting of the designed interface circuit and a sensor element that is able to detect the displacement of an object up to 15 cm from the sensing electrodes consuming only 0.83 μW from a 1.2 V supply.Item A 180-nW static power UWB IR transmitter front-end for energy harvesting applications(2017-09-28) Haapala, Tuomas; Pulkkinen, Mika; Salomaa, Jarno; Halonen, Kari; Department of Electronics and Nanoengineering; Kari Halonen GroupThis paper presents a versatile, FCC compliant ultra-wideband impulse radio transmitter front-end (TFE) that performs well at a wide range of pulse repetition rates up to 105 MHz. The TFE delivers 2.2 pJ pulses with 6.7 % efficiency at 3.8 GHz center frequency. The leakage power is 180 nW from a 1.2 V supply. The TFE operates robustly with a variety of power sources, including a 6.5 cm2 photovoltaic array in office illumination. Along with the low static power consumption level, this feature makes the TFE suitable for energy harvesting applications. The TFE is fabricated in a 180 nm CMOS process.Item Delta-sigma-analogia-digitaalimuunnin matalatehoisiin mikroanturisovelluksiin(Aalto University, 2011) Salomaa, Jarno; Aaltonen, Lasse; Mikro- ja nanotekniikan laitos; Halonen, KariPiistä valmistetut pienoisanturit ovat yleistymässä niiden luotettavuuden, edullisuuden ja pienen koon ansiosta. Usein anturisysteemin lähtösignaalia halutaan käsitellä digitaalisena, mikä vaatii analogia-digitaalimuuntimen toteuttamisen. Systeemin integrointiasteen kasvattaminen on kannattavaa integroimalla rajapintaelektroniikka, mukaan lukien analogia-digitaalimuunnin, mahdollisimman lähelle anturielementtiä. Tämän työn tavoitteena on suunnitella ja toteuttaa analogia-digitaalimuunnin matalatehoiseen mikroanturisovellukseen. Työssä suunniteltiin kaksiasteinen deltasigma-analogia-digitaalimuunnin, joka käyttää kytkin-kondensaattoritekniikalla toteutettua silmukkasuodinta ja yksibittistä kvantisoijaa. Operaatiovahvistimen kohinan ja tulonsiirrosjännitteen vähentämiseksi muunnin käyttää erityistä korreloiva kaksoisnäytteistys -tekniikkaa ja tehon säästämiseksi tulon kaksoisnäytteistystä. Työssä esitellään myös onnistuneesti toteutettu korkeaimpedanssisen yhteismuodon jännitereferenssin käyttäminen tehon säästämiseksi. Piiri toteutettiin integroituna piirinä 0,35 µm:n CMOS-valmistusteknologialla. Työssä esitetään suunniteltu piiri ja sen mittaustulokset. Signaalikaistalla DC:ltä 1 kHz:iin piiri saavutti 83 dB:n signaali-kohinasuhteen ja 80 dB:n signaali-kohinasärösuhteen. Tuloon redusoiduksi kohinatiheydeksi mitattiin 1,3 µV/sqrt(Hz). Piiri kuluttaa 170 µW tehoa 3,6 V :n jännitelähteestä.Item Kaksiasteisen delta-sigmamodulaattorin suunnittelu ja analysointi(2008) Salomaa, Jarno; Halonen, Kari; Elektroniikan, tietoliikenteen ja automaation tiedekunta; Heine, PirjoItem Lämpötila-anturien herkkyyden parantaminen(2014-12-14) Svanberg, Juhani; Salomaa, Jarno; Sähkötekniikan korkeakoulu; Turunen, MarkusItem Low-power impulse radio transmitter in 180 nanometer CMOS(2015-10-19) Haapala, Tuomas; Salomaa, Jarno; Sähkötekniikan korkeakoulu; Halonen, KariIn this thesis, a low-power impulse radio transmitter tailored for an energy harvesting autonomous sensor node is designed and processed in 180 nanometer CMOS. The transmitter is capable of a 10-meter non-line-of-sight operation range and achieves a data rate suitable for delivering real-time high-quality audio, simultaneously following an autonomous sensor node’s energy budget. The energy budget is derived based on an energy harvester and power management literature and confirming measurements. Narrow-band and ultra-wideband radio technologies are discussed and their performance in low-power applications is evaluated based on an extensive literature review. Impulse radio transmitters are selected for further examination. Based on the examination and the review, the most prominent transmitter architecture is selected as the basis for this work’s transmitter design. The transmitter design introduces a novel delay block topology and a new PA tuning scheme. While the transmitter is designed to be mounted directly onto a printed circuit board, the measurements presented in this thesis are for a packaged chip. The simulated transmitter achieves 4.1 pJ of impulse energy, 50 nA of leakage current and 13 % of system efficiency, consuming 32.2 μW at 1 Mpps from a 1.2 V supply. The measured transmitter achieves 710 fJ of impulse energy, 145 nA of leakage current and 1.9 % of system efficiency, consuming 38.6 μW at 1 Mpps. The impulse center frequency is adjustable from 3 to 5 GHz for both the simulated and the measured transmitter.Item Low-Power Wireless Transceiver with 67-nW Differential Pulse-Position Modulation Transmitter(IEEE-INST ELECTRICAL ELECTRONICS ENGINEERS INC, 2020-12) Pulkkinen, Mika; Haapala, Tuomas; Salomaa, Jarno; Halonen, Kari; Department of Electronics and Nanoengineering; Kari Halonen GroupThis article presents a low-power wireless narrowband (NB) transceiver consisting of a 434-MHz NB transmitter (NBTX) and a 434-MHz NB receiver (NBRX) implemented in 0.18 μ m CMOS. The NBTX utilizes differential pulse-position modulation (DPPM) to decrease consumed energy per bit (EPB) by up to 67% compared to on-off keying (OOK). The packet error performance of DPPM with a soft-decision decoding scheme is analyzed. According to the results, the packet error ratio (PER) does not deteriorate compared to OOK except at very low signal-to-noise levels. The lowest power consumption of the NBTX is 8.3 μ W when DPPM data is transmitted continuously. Utilizing packet-mode transmission, the average power consumption is 67 nW at a data rate of 4.8 kbps. The transmitted data was received with a PER of 0.1% by a receiver placed at a 30-meter distance from the NBTX. With a higher power consumption of 2.5 μ W at the same data rate, the estimated line-of-sight (LOS) uplink range is up to 200 meters. The NBRX is a mixer-first uncertain-IF receiver. A temperature-compensated ring oscillator (TCRO) is utilized as a local oscillator. Its measured deviation of frequency is from +0.1% to -1.2% over a temperature range from -40 to +85 °C. The NBRX utilizes Manchester encoding and the sensitivity is -87 to -82 dBm over the temperature range at a data rate of 40 kbps. The NBRX consumes 85 μ W.Item Photovoltaic energy harvesting using an integrated switched-capacitor DC-DC converter, and the effect of input decoupling capacitor on efficiency(2018-09-26) Saarinen, Vesa; Salomaa, Jarno; Sähkötekniikan korkeakoulu; Turunen, MarkusItem UHF RFID-energiankeräysjärjestelmä(2013-12-10) Haarla, Jaakko; Salomaa, Jarno; Sähkötekniikan korkeakoulu; Turunen, MarkusItem Ultra-Low-Power Wake-up Clock Design for SoC Applications(2019-10-21) Ashraf, Jaisal; Salomaa, Jarno; Perustieteiden korkeakoulu; Halonen, KariThis thesis studies how to design an ultra-low-power wake-up clock circuit for SoCapplications that essentially consists of a resistor based reference circuit, switched-capacitor branch, an ultra-low-power amplifier, a VCO and a non-overlapping clockphase generator circuit. The circuit is designed in 180-nm CMOS technology usingCAD software for circuit design, layout design, pre and post-layout simulations.At first, a brief study of different clock-generation circuit architectures is made,wherein their merits and de-merits are discussed. This is followed by a study ofan ultra-low-power amplifier, ring-oscillator-based VCO, non-overlapping clockcircuits, the bias generation circuit and the current reference circuit. Additionally,a reference current chopping technique that further improves temperature stabilityis also described. Later, the report discusses the design and simulations of theactual implementation. Analysis of the design with regards to power consumption,temperature stability and layout area are carried out. The circuit operates at8.254kHz consuming 70.4nW with a temperature stability of 7.35ppm/◦C in thetemperature range of -40◦C to 75◦C. The final layout takes an area of 0.153mm2.The final design is analysed for its functionality at various process, voltage andtemperature corners. Future improvements in the current design are also discussedat the end of this report.Item Ultramatalatehoinen 14-bittinen inkrementaalinen delta-sigma-analogia-digitaalimuunnin omatehoisiin mikroanturisovelluksiin(2014-05-05) Jamalizavareh, Shiva; Salomaa, Jarno; Sähkötekniikan korkeakoulu; Halonen, KariTässä työssä esitetään ultramatalatehoinen inkrementaalinen delta-sigma-analogia-digitaalimuunnin. Muunnin on suunniteltu 0,18 μm:n CMOS-teknologialla, ja se toimii 1,2 V :n käyttöjännitteellä ja 5 kHz:n kellotaajuudella. Differentiaalinen tulosignaali on käytännössä dc:llä, ja se vaihtelee 600 mV :n yhteismuotoisen jännitteen ympärillä -850 mV :sta 850 mV :iin. Delta-sigmamodulaattorissa käytetään kaksiasteista takaisinkytkettyä integraattorikaskadirakennetta, joka on toteutettu kytketty-kondensaattori-integraattoreilla ja yksibittisellä kvantisoijalla. Muuntimen kvantisointikohinavaatimuksien täyttyminen varmistettiin valitsemalla sopivat kertoimet ja ylinäytteistyssuhde käyttäen MATLAB-simulaatioita yhdessä modulaattorin ideaalisen mallin kanssa. Vahvistinten vähimmäisvaatimukset määritettiin makromallitason simuloinneilla ja kytkinten epäideaalisuudet analysoitiin transistoritason simuloinneilla. Varausinjektion huomattiin aiheuttavan piirissä merkittävää harmonista säröä, joten alalevyn näytteistystä (bottom plate sampling) käytettiin signaaliriippuvan varausinjektion välttämiseksi. Lisäksi ensimmäisen integraattorin vahvistimen tulonsiirrosjännitteen ja matalataajuisen kohinan vähentämiseksi käytettiin hakkuristabilointia (chopper stabilization). Muuntimen suorituskykyä analysoitiin eri prosessikulmissa lämpötiloissa −40 ◦ C, 27 ◦ C ja 85 ◦ C, ja epäsovitusherkkyys määritettiin Monte Carlo -analyysin avulla. Simulaatiotulokset sekä piirikuvion perusteella lasketut parasiittiset resistanssit ja kapasitanssit huomioonottaen, että ilman, osoittavat piirin olevan stabiili ja täyttävän tarkkuusvaatimukset kaikissa simuloiduissa kulmissa. Monta Carlo -analyysin perusteella signaali-kohinasuhde on vähintään 80,05 dB:ä ja harmonisen särön kokonaismäärä on enintään -80.89 dB:ä. Tehonkulutus ei ylitä 1,2 μA:a missään simulaatiossa.