Browsing by Author "Koskinen, Lauri"
Now showing 1 - 20 of 22
Results Per Page
Sort Options
Item Analog parallel processor solutions for video encoding(Helsinki University of Technology, 2005-12-16) Koskinen, Lauri; Department of Electrical and Communications Engineering; Sähkö- ja tietoliikennetekniikan osasto; Electronic Circuit Design Laboratory; Piiritekniikan laboratorioThis thesis deals with Cellular Nonlinear Network (CNN) analog parallel processor networks and their implementations in current video coding standards. The target applications are low-power video encoders within 3rd generation mobile terminals. The video codecs of such mobile terminals are defined by either the MPEG-4/H.263 or H.264 video standard. All of these standards are based on the block-based hybrid approach. As block-based motion estimation (ME) is responsible for most of the power consumption of such hybrid video encoders, this thesis deals mostly with low-power ME implementations. Low-power solutions are introduced at both the algorithmic and hardware levels. On the algorithmic level, the introduced implementations are derived from a segmentation algorithm, which has previously been partly realized. The first introduced algorithm reduces the computational complexity of ME within an object-based MPEG-4 encoder. The use of this algorithm enables a 60% drop in the power consumption of Full Search ME. The second algorithm calculates a near-optimal block-size partition for H.264 motion estimation. With this algorithm, the use of computationally complex Lagrange optimization in H.264 ME is not required. The third algorithm reduces the shape bit-rate of an object-based MPEG-4 encoder. On the hardware level a CNN-type ME architecture is introduced. The architecture includes connections and circuitry to fully realize block-based ME. The analog ME implemented with this architecture is capable of lower power than comparable digital realizations. A 9×9 test chip has also been realized. Additionally implemented is a digital predictive ME realization that takes advantage of the introduced partition algorithm. Although the IC layout of the ME algorithm was drawn, the design was verified as an FPGA.Item An Analog Processor Array Implementing Interconnect-Efficient Reference Data Shift and SAD/SSD Extraction for Motion Estimation(2009) Poikonen, Jonne; Laiho, Mika; Paasio, Ari; Koskinen, Lauri; Halonen, Kari; Department of Micro and NanosciencesA cellular analog processor array for use in variable block-size motion estimation with a new simple method for shifting reference image data is presented. The new shift method leads to a greatly reduced number of neighborhood connections for each cell of the array, and allows for all shifts within the [8,8] search area to be performed in a single step, with simple digital controls. The new shift circuitry, together with some other cell and system level optimizations, reduces silicon area and array layout complexity, enabling faster and more efficient parallel full search motion estimation hardware. A Open image in new window cell parallel analog test array for reference-shift with a maximum block-size of Open image in new window, as well as absolute value/quadratic processing for variable block-size analog motion estimation (AME) has been designed in a 0.13 Open image in new windowm CMOS technology.Item Confidence interval estimation of extreme quantiles in semiconductor processes(2021-08-24) Runolinna, Miikka; Koskinen, Lauri; Perustieteiden korkeakoulu; Ilmonen, PauliinaIntegrated circuits (ICs) are present virtually everywhere in electronics, including computers, phones and other appliances. Historically, the transistor count in ICs has constantly increased, and simultaneously the semiconductor components have shrunk in size. One essential parameter in IC design is path delay, which has traditionally been thought to be normally distributed; however, when approaching 16 nm or even 28 nm manufacturing processes at low voltages, this assumption no longer seems to hold. This calls for alternative methods to estimate confidence intervals of the extreme path delays, which are pivotal in calculating the yield of a circuit. To tackle this problem, we first consider some general inequalities from probability theory, after which we review different methods for fitting probability distributions to data and assessing the goodness of fit. We then consider the Pearson distribution family that has extensive shape flexibility, followed by estimators from extreme value theory (EVT), which deals with modeling extreme events. Lastly, we introduce the bootstrap method for confidence interval construction. Our data is generated with a program using Monte Carlo simulations from a custom integrated circuit, which uses a 22 nm manufacturing process. Before calculating confidence intervals of different quantiles for the data, we choose candidate distributions to fit to the data as well as propose our own novel heuristic estimators from EVT. The results indicate that almost none of the data is normally distributed, which is also confirmed visually. Likewise, we conclude that the Pearson type IV distribution provides decent results, which happen to coincide with one of the previously coined EVT estimators. Finally, we discuss potential research questions in future work related to this topic. Among others, we consider different alternatives to the Pearson distribution family. One such family is called the metalog distribution, which has many desirable properties. We also discuss the possibility of applying graph theory to path delay calculation as well as potential improvements to the newly coined EVT estimators.Item Decimation and channel selection filter for WCDMA(1999) Koskinen, Lauri; Lindfors, Saska; Sähkö- ja tietoliikennetekniikan osasto; Teknillinen korkeakoulu; Helsinki University of Technology; Halonen, KariTässä diplomityössä suunniteltiin ja toteutettiin CMOS-teknologialla digitaalinen desimointi- ja kanavasuodatin WCDMA-järjestelmään. Piirille on integroitu neljä peräkkäinkytkettyä suodatinta, sekä mittauksien vaatima ohjauslogiikka. Piirit ovat toteutettu SGS Thompsonin 0.35 µm BiCMOS teknologialla. Delta-sigma modulaattori, jonka kanssa suodatin on suunniteltu toimimaan, antaa ulostulonaan kuusitoistakertaisesti ylinäytteistetyn signaalin, joka pitää desimoida neljällä siten, että laskostunut kohina pysyy -95 dB:n alla. Tämän lisäksi suodattimen pitää toimia kanavasuodattimena, jonka tavoitteet ovat -30 dB:n ISI ja -40 dB:n sekä -60 dB:n vaimennukset. Työssä käsitellään desimoinnin ja kanavasuodatuksen teoriaa, sekä FIR-suodattimien ja niiden osien rakenteita. Teoriassa käydään läpi pienen tehonkulutuksen aiheuttamia vaatimuksia suodatinsuunnittelulle sekä toteutetun suodattimen ratkaisuja, kuten CSD-kertoimia sekä äärellisen sananleveyden vaikutuksia. Tavoitteena on verrata toteutetun suodattimen tehonkulutusta vastaavaan analogiseen toteutukseen. Suodattimen mittaustulokset vastasivat hyvin simulointituloksia. Mitatusta tehonkulutuksesta havaittiin, ettei digitaalinen toteutus vielä yllä yhtä hyvään tehonkulutukseen kuin vastaava analoginen toteutus.Item Differentiaalinen tehoanalyysihyökkäys AES-salausalgoritmia vastaan(2014-12-15) Rantala, Antti; Koskinen, Lauri; Sähkötekniikan korkeakoulu; Ryynänen, JussiTiedon joutuminen ulkopuolisten tahojen haltuun halutaan usein estää käyttämällä salausalgoritmeja. Symmetriset salauslalgoritmit ovat eräs tapa suorittaa salaus. Symmetriset salausalgoritmit käyttävät salaukseen ja salauksen purkamiseen samaa salausavainta. Differentiaalinen tehoanalyysihyökkäys on sivukanavahyökkäys. Sivukanavahyökkäyksissä käytetään hyväksi sauslaitteen vuotamaa tietoa. Differentiaalisessa tehoanalyysihyökkäyksessä hyväksikäytetään elektronisen salauslaitteen tehonkulutuksen riippuvuutta laitteen käyttämästä salausavaimesta. Hyökkäyksellä on mahdollista selvittää salauslaitteen käyttämä salausavain. Differentialiseen tehoanalyysihyökkäykseen tarvitaan salauslaitteen salaamaa salattua tietoa ja tehonkulutusmittauksia laitteesta. Hyökkäykseen tarvitaan oskilloskooppi ja tietokone, joiden avulla mitataan salauslaitteen tehonkulutus ja suoritetaan laskenta. Salatun tiedon ja avainarvausten avulla lasketaan salauslaitteen mahdollisesti tuottamia välituloksia. Välitulosten avulla arvioidaan salauslaitteen tehonkulutusta. Korrelaatioanalyysillä tunnistetaan oikea avainarvaus. Tässä työssä suoritettiin differentiaalinen tehoanalyysihyökkäys kahta AES-salauslaitetta vastaan. Salauslaitteen salausavain saatiin selville yhdellä kolmesta kokeillusta AES-toteutuksesta.Item Eräitä koulutuksen taloustieteen ongelmia etenkin koulutuksen ja taloudellisen kasvun välisen yhteyden toteamisen kannalta(1973) Koskinen, Lauri; HKKK. Kans. Pro gradu; Kauppakorkeakoulu; School of BusinessItem Extreme Path Delay Estimation of Critical Paths in Within-Die Process Fluctuations Using Multi-Parameter Distributions(MDPI AG, 2023-03) Runolinna, Miikka; Turnquist, Matthew; Teittinen, Jukka; Ilmonen, Pauliina; Koskinen, Lauri; Department of Mathematics and Systems Analysis; Statistics and Mathematical Data Science; Department of Mathematics and Systems Analysis; Minima Processor Oy; University of TurkuTwo multi-parameter distributions, namely the Pearson type IV and metalog distributions, are discussed and suggested as alternatives to the normal distribution for modelling path delay data that determines the maximum clock frequency (FMAX) of a microprocessor or other digital circuit. These distributions outperform the normal distribution in goodness-of-fit statistics for simulated path delay data derived from a fabricated microcontroller, with the six-term metalog distribution offering the best fit. Furthermore, 99.7% confidence intervals are calculated for some extreme quantiles on each dataset using the previous distributions. Considering the six-term metalog distribution estimates as the golden standard, the relative errors in single paths vary between 4 and 14% for the normal distribution. Finally, the within-die (WID) variation maximum critical path delay distribution for multiple critical paths is derived under the assumption of independence between the paths. Its density function is then used to compute different maximum delays for varying numbers of critical paths, assuming each path has one of the previous distributions with the metalog estimates as the golden standard. For 100 paths, the relative errors are at most 14% for the normal distribution. With 1000 and 10,000 paths, the corresponding errors extend up to 16 and 19%, respectively.Item Implementation of energy-efficient and variance-tolerant microprocessor(2013) Hiienkari, Markus; Koskinen, Lauri; Sähkötekniikan korkeakoulu; Sähkötekniikan korkeakoulu; School of Electrical Engineering; Ryynänen, JussiThis work studies the applicability of adaptive timing systems into ultra-low power digital microelectronics to minimize the energy consumption. The topic is studied by implementing a 32-bit RISC microprocessor equipped with timing error prevention logic. The work consists of design, implementation and simulation phases, which are mainly conducted by using wide scale of Electronic Design Automation software. The final layer mask is sent for manufacturing, which transforms it into a physical integrated circuit. Based on simulation results, the design is able to save 34% of energy compared to a traditional system while maintaining reliable operation.Item Kaukolämmön käyttötalouden analysointityökalu(2015-08-24) Kuitunen, Panu; Koskinen, Lauri; Uitti, Jani; Insinööritieteiden korkeakoulu; Lahdelma, RistoItem Laitteistopohjainen ratkaisu H.264 standardin liikkeenestimointiin(2005) Hämäläinen, Saku; Koskinen, Lauri; Sähkö- ja tietoliikennetekniikan osasto; Teknillinen korkeakoulu; Helsinki University of Technology; Halonen, KariVideokuvan pakkaus ja siirto kannettavissa laitteissa vaatii matalaan tehonkulutukseen suunnattuja laitteistopohjaisia ratkaisuita. H.264 on uusi, erityisesti kannettaviin laitteisiin suunnattu videokoodausstandardi. Tässä työssä tutkittiin laitteistopohjaista ratkaisua H.264:n liikkeenestimointiin. Työn kannalta oleellisimmat osat videokoodauksen teoriasta käydään läpi, kuten diskreetti kosinimuunnos, entropiakoodaus ja prediktiivinen laskenta. Digitaalitekniikasta käydään läpi digitaalipiirien suunnitteluvuo, CMOS piirien tehonkulutus ja logiikan ajoituskäyttäytyminen. Toteutuksessa on otettu huomioon hakukuviot, prediktorit, muistiarkkitehtuuri ja naiden vaikutukset tehonkulutukseen ja laitteistoratkaisun monimutkaisuuteen. Muistiarkkitehtuuri on optimoitu H.264:n seitsemää eri blokkikokoa silmälläpitäen. Monimutkaista liikkeenestimointimenetelmää on simuloitu ja tulokset ovat esitetty eri videosekvensseille. Liikkeenestimoinnin hakukone on toteutettu VHDL koodilla, simuloitu ja syntetisoitu sekä FPGA piirille että ASIC piirikuviolle. Mittaukset ovat suoritettu hakukoneen osalle FPGA piiriä käyttäen.Item Langattomat anturiverkot teollisuudessa(2012) Salonen, Samuli; Koskinen, Lauri; Sähkötekniikan korkeakoulu; Turunen, MarkusItem Low-power and high-fanout bus design techniques(2014-06-16) Rodriguez Ramos, Alejandro; Koskinen, Lauri; Sähkötekniikan korkeakoulu; Ryynänen, JussiLow-power techniques pose an important concern, when designing autonomous electronic devices. Most of the upcoming applications increasingly demand high performance and low-power consumption. In this thesis work, two low-power and high-fanout bus design techniques are reviewed. Pulse Width Modulation (PWM) and Time-Domain Conversion (TDC) approaches are elucidated. Schematic simulations (Cadence), quantitative and comparative results of both approaches are included. Additionally, on-chip wire theory is shown as well as some optimized bus simulation models (MATLAB), concluding with a summary of the main application areas for this techniques. Finally , two ready-to-use library cells are generated, as well as Verilog code for the TDC system.Item Mikrokontrollereiden murtotekniikat(2013-06-10) Teittinen, Jukka; Koskinen, Lauri; Department of Micro- and Nanosciences; Mikro- ja nanotekniikan laitos; Sähkötekniikan korkeakoulu; Ryynänen, JussiItem MPEG-4 Encoding Using Cellular Nonlinear Network Shape Segmentation(2002) Koskinen, Lauri; Paasio, Ari; Sähkö- ja tietoliikennetekniikan osasto; Teknillinen korkeakoulu; Helsinki University of Technology; Halonen, KariItem A Neoteric Delay Initiated Transition Detector for Subthreshold Processors(Aalto University, 2011) Sridharan, Akshay; Turnquist, Matthew J.; Mikro- ja nanotekniikan laitos; School of Electrical Engineering; Sähkötekniikan korkeakoulu; Koskinen, LauriItem A robust ultra-low voltage CPU utilizing timing-error prevention(2015-04-17) Hiienkari, Markus; Teittinen, Jukka; Koskinen, Lauri; Turnquist, Matthew; Mäkipää, Jani; Rantala, Arto; Sopanen, Matti; Kaltiokallio, Mikko; Department of Micro and Nanosciences; TDK NordicTo minimize energy consumption of a digital circuit, logic can be operated at sub- or near-threshold voltage. Operation at this region is challenging due to device and environment variations, and resulting performance may not be adequate to all applications. This article presents two variants of a 32-bit RISC CPU targeted for near-threshold voltage. Both CPUs are placed on the same die and manufactured in 28 nm CMOS process. They employ timing-error prevention with clock stretching to enable operation with minimal safety margins while maximizing performance and energy efficiency at a given operating point. Measurements show minimum energy of 3.15 pJ/cyc at 400 mV, which corresponds to 39% energy saving compared to operation based on static signoff timing.Item Sub-threshold Operation of a Timing Error Detection Latch(Helsinki University of Technology, 2009) Turnquist, Matthew; Koskinen, Lauri; Elektroniikan, tietoliikenteen ja automaation tiedekunta; Halonen, KariAjoitusvirheentunnistus (TED) mahdollistaa energian kulutuksen vähentämisen mikroprosessoreissa. Tässä diplomityössä on kaksi versiota ajoitusvirheentunnistavasta salvasta (esim. TDTBsubI ja TDTBsubII) ja systeemitason testipiiri (SystemTest), joka käyttää TDTBsub salpaa, mikä on suunniteltu toimimaan kynnysalueen alapuolella. Diplomityö esittelee ensin dynaamisen jännitteen skaalauksen (DVS), koska TED käytetään sellaisissa järjestelmissä. Seuraavaksi esitellään teoriaa kynnysalueen alapuolen suunnittelun haasteista. Sitten esitellään molempien TDTBsub salpojen ja SystemTest-lohkojen suunnittelu. Simulaatiotuloksia esitellään keskittyen operaatiotaajuuteen, energian kulutukseen ja toimintavarmuuteen variaatiot huomioon ottaen. Operoitaessa kynnysalueen alapuolella TDTB-piirillä keskityttiin koon mitoittamiseen ja suunnittelutyyliin. Ennen kaikkea kaikkien komponenttien mitoituksen piti olla suurempi kuin minimi CMOS-tekniikan leveydet. Vaikka mitoittamisella saavutettiin toimintavarmuutta kynnysalueen alapuolella toimittaessa myös energian kulutus kasvoi siellä toimittaessa. Perinteisiä vuotovirtojen vähentäviä mitoitustoimenpiteitä tehtiin suurimmalle osalle komponenteista. Logiikkatyyli on tärkeää kynnysalueen alapuolella operoitaessa. TDTBsubII salvassa uuden tekniikan näytetään antavan systeemitason suorituskykyä. Simulaatioilla näytettiin kuinka ajoitusvirheentunnistus kykeni toimimaan kynnystason alapuolella. TDTBsubI:n ja yhteenlaskun testipiirin piirinkuvio tehtiin 65nm CMOS-prosessilla. TDTBsubII salpaa ei tehty, koska se suunniteltiin piirin määräajan jälkeen. Piiriä tarkasteltaessa osoittautui, että piiri ei toiminut. Piirin toimimattomuus johtui tuotantovaiheessa tapahtuneesta virheestä eikä suunnittelusta.Item A Tariff to Attract the Consumers to More Effective Cooling of the District Heating Water(1998) Antonius, Tuulia; Koskinen, Lauri; Konetekniikan osasto; Teknillinen korkeakoulu; Helsinki University of Technology; Fogelholm, Carl-JohanTämän työn tavoitteena on laatia kaukolämpöasiakkaan parempaan kaukolämmön jäähdytykseen ohjaava tariffi. Nykyiseen tariffiin liitetään joko energia- tai perusmaksuun kerroin, joka määrittää alennuksen kuluttajan kaukolämpöveden paluulämpötilan mukaan. Tarkoituksena on antaa alennusta kullekin asiakkaalle suhteessa yhtä paljon kuin hänen paluulämpötilansa vaikuttaisi kaukolämmön hankinnan ja siirron kokonaiskustannuksiin, mikäli kaikkien asiakkaiden paluulämpötila olisi hänen tasollaan. Näissä laskelmissa valitaan tarkasteluvuosi ja käytetään sen keskimääristä paluulämpötilaa ja tuotannon ja siirron kokonaiskustannuksia. Tässä työssä on tutkittu Joensuun kaukolämpöverkkoa, jonka keskimääräinen paluuveden lämpötila oli 48 astetta vuonna 1997. Kaukolämpö tuotetaan vastapainevoimalaitoksella. Tariffin laadintaa varten on täytynyt määrittää kaukolämpöveden meno- ja paluulämpötilojen laskun tai nousun tekniset ja taloudelliset vaikutukset. Jälkimmäisiä verrataan tarkastellun vuoden kustannuksiin ja laaditaan alennukset uuteen tariffiin. Mikäli vastapainevoimalaitoksen paluulämpötila laskee on myös mahdollista laskea menoveden lämpötilaa. Teknisiä ja taloudellisia vaikutuksia on laskettu kaukolämpöverkoston pumppauskustannusten ja verkostohäviöiden, vastapainevoimalan rakennussuhteen ja putkisaneerauksessa tapahtuvien investointien osalta. Tuloksissa esitetään meno- ja paluulämpötilojen muutosten vaikutukset kokonaiskustannuksiin, jonka perusteella myös tariffin alennusprosentit on laadittu. Joensuussa on tavoitteeksi asetettu keskimääräisen vuotuisen paluulämpötilan laskemisen 38 asteeseen eli kymmenen astetta vuoden 1997 tilannetta paremmaksi. Tällöin myös menolämpötilaa voitaisiin maksimissaan laskea nykyisestä 84 asteesta 76 asteeseen eli kahdeksan astetta. Lisäksi on tarkasteltu uhkatilannetta, jossa paluulämpötila nousisi vuoden 1997 tasosta kuusi astetta huonontuneen asiakkaiden jäähdytyksen vuoksi. Mikäli IVO:n keskimääräinen vuotuinen paluulämpötila laskisi kymmenen astetta saataisiin säästöä kokonaiskustannuksissa 1,3 miljoonaa markkaa eli noin kolme prosenttia. Mikäli myös menoveden lämpötila laskisi kahdeksan astetta olisivat säästö noin 4,1 miljoonaa markkaa eli 12 prosenttia.Item Tiedonsiirron signaalinkäsittely ja ohjaus langattomissa lääketieteellisissä implanteissa(2012-12-07) Vesterinen, Johanna; Koskinen, Lauri; Sähkötekniikan korkeakoulu; Turunen, MarkusItem A tilt compensation algorithm and implementation for compasses(2010) Laulainen, Erkka; Koskinen, Lauri; Elektroniikan, tietoliikenteen ja automaation tiedekunta; Sähkötekniikan korkeakoulu; School of Electrical Engineering; Halonen, Kari